PREMESSE

FASORI: modo per rappresentare grandezze sinusoidali / cosinusoidali a una $\forall f$ fissata in numeri complessi, permettendo di analizzare in modo più comodo un circuito, per poi tornare successivamente nel dominio del tempo.

$$v(t) = A \cdot \cos(2\pi f t + \varphi) \longrightarrow \mathrm{Re}\{A e^{j(2\pi f t + \varphi)}\} \longrightarrow \mathrm{Re}\{A \cdot e^{j\varphi} \cdot e^{j2\pi f t}\} \longrightarrow \mathrm{Re}\{\dot{V} \cdot e^{j2\pi f t}\}$$

matrice ammettenza e matrice impedenza sono modi di descrivere relazioni tra tensioni e correnti in un circuito

INTRODUZIONE AI SEMICONDUTTORI



gli elettroni presenti negli atomi di silicio sono 4 e creano legami covalenti tra di loro. Come detto elettrone di conduzione un elettrone "libero" (non forma un legame covalente). Il gap energetico minimo tra un el. di conduzione e uno di valenza è detto Energy-Gap.
Drogaggio significa introdurre nel cristallo atomi che presentano più (fosforo, arsenico) o meno (boro, alluminio) di 4 elettroni di valenza. Nel primo caso si introducono el. di conduzione nel cristallo, nel secondo si vanno a creare delle lacune.

DIODO

DIFFUSIONE E TRASCINAMENTO

Nota preliminare: il fosforo ha 15 protoni e 15 elettroni, di cui 5 nella zona di valenza (guscio esterno).
il boro ha 5 protoni e 5 elettroni, di cui 3 nella zona di valenza

Cosa succede quando uniamo una zona drogata p e una n



Nel momento in cui uniamo le zone, e^- e h^+ iniziano ad andare nella zona opposta (diffusione). Quando un e^- lascia un F, l'f si ritrova con 15 protoni e 14 elettroni. Il fosforo diviene quindi uno ione positivo (fisso).
Quando poi lo ione colpisce la lacuna, il boro a cui "apparteneva" la lacuna acquisisce un elettrone in più: ora ha 5 protoni e 6 elettroni, diventando quindi uno ione negativo (fisso). Analogamente fanno le lacune che lasciano la zona p.
I B^- e F^+ creano un campo elettrico che ferma la diffusione (detto "potenziale di Barriera / Built-in", $\simeq 0.7V$)



Polarizzazione inversa ① le h^+ attirano elettroni, che abbandonano gli F diventando F^+. Lo stesso fanno gli e^- sul polo opposto ⇒ la regione di svuotamento (detta così perché priva di portatori mobili) si allarga.
Polarizzazione diretta ② si crea una concentrazione di e^- e h^+ tale da rompere la regione di svuotamento e far circolare corrente.

Diodo

Dispositivo che tramite una giunzione p-n permette la sovrapposizione di due correnti in un solo verso. Per convenzione, I entra dall'anodo ed esce dal catodo. Non tutte le giunzioni sono diodi.



Caratteristica statica I/V:

V_{BD} = V di Breakdown inv

V_{FWD} = V di fast-forward ("di soglia")



Un diodo in comportamento normale si polarizza in corrente in FWD e in tensione in REV

$\rightarrow I = I_S \cdot (e^{V/\eta V_T} - 1)$

I_S = corrente di saturazione (piccola corrente che passa in REV)

η = fattore di correzione ($1 \leq \eta \leq 2$)

V_T = tensione termica ($\sim 26\ mV$ a $300\ ^\circ K$)

Il diodo è un dispositivo "non controllato" (il suo stato dipende solo dal circuito esterno ai suoi morsetti).

La commutazione ON → OFF è la più problematica perché presenta un maggiore "Recovery Time" (π_R)



Polarizzare un diodo significa fissare un punto Q (imponendo una I_Q in FWD o una V_Q in REV) detto punto di Bias / polarizzazione.



. Nella realtà (in un circuito) impostare il punto Q si traduce nel trovare l'intersezione tra le curve caratteristiche una del circuito una del componente:



LKT: $E = RI + V \Rightarrow I = -\frac{1}{R}V + \frac{E}{R}$



← con il CAD il punto Q si trova tramite "analisi DC"

Modelli lineari del diodo:







Si nota poi che:



Comportamento non lineare:



Polarizzando continuamente in FWD/REV le cariche devono ogni volta ridistribuirsi. Questo fa sì che la tensione ai capi del diodo non cambi istantaneamente. Rappresentiamo questo effetto con una capacità in parallelo. Il resistore è messo per rappresentare la piccola caduta di tensione dovuta ai contatti ohmmici (morsetti del diodo). A bassa f si è in realtà in "condizioni quasi statiche" (pochi effetti capacitivi).

↑ nota che la capacità equivalente è variabile in base alla tensione applicata (non è dunque fissa).

Tale capacità si scompone in $C(V) = C_J(V) + C_D(V)$, con $C_J(V)$ (carica di barriera, prevale in REV) e $C_D(V)$ (carica di diffusione, prevale in FWD).



Capacità di barriera: il diodo si comporta come un condensatore tensione dipendente ⇒ "Varactor"



Capacità di diffusione: quando i maggioritari di una zona vanno in quella opposta in parte si ricombinano, non fluiscono subito tutti.

A bassa f comunque $Z_C \rightarrow \infty \Rightarrow$ l'effetto del condensatore in parallelo diventa trascurabile e il diodo può essere visto come privo di memoria

---

MOSFET



La carica sul gate, se sufficientemente alta, spinge via le lacune della zona P e ne attira i suoi e⁻ minoritari, creando un piccolo canale di cariche negative che permette il flusso della corrente esterna.



FET = Field Effect Transistor

Si possono presentare tre situazioni:

$V_{GS} < V_{TN} \Rightarrow$ no passaggio

$V_{GS} > V_{TN}$ e $V_{DS} < 0 \Rightarrow$ no passaggio

$V_{GS} > V_{TN}$ e $V_{DS} > 0 \Rightarrow$ passaggio

A V_{DS} fisso, modulare V_{GS} significa decretare quanta corrente di Drain passa ⇒ il MOSFET si comporta da resistore. Chiamiamo E_x il campo elettrico che causa la corrente Source – Drain (campo esterno). Chiamiamo invece E_y il campo creato dalla V_{GS} (quello che crea il canale).

In realtà, il canale di elettroni formatosi sotto all'ossido dipende anche dalla V_{DS}:



Il gate si comporta a tutti gli effetti come un condensatore. Sappiamo che in un condensatore vale $Q = C \cdot \Delta V$. Nel momento in cui aumenta V_{DS}, essendo S a 0V, ne aumenta anche V_D. Di conseguenza V_{GD} diminuisce. Questo implica che $V_{GS} > V_{TN}$ e V_{DS} piccole ($V_{DS} < V_{GS} - V_{TN}$) il MOSFET assume un normale comportamento da resistore (zona triodo). Quando però V_{DS} cresce troppo ($V_{DS} > V_{GS} - V_{TN}$) il canale si strozza (pinch-off). In poche parole $V_{DS}\uparrow \Rightarrow E_x\uparrow \Rightarrow V_{CH}(x)\uparrow \Rightarrow V = V_{GS} - V_{CH}(x)\downarrow$. Ovviamente più lungo è il canale più si può alzare V_{DS}. Esiste quindi una tensione di limite ($\hat{V_{DS}}$, detta "di ginocchio", con $\hat{V_{DS}} = V_{GS} - V_{TN}$) alla quale $V_{GD} = V_{GS} - V_{DS}$ diventa 0, causando lo strozzamento del canale.
In tale condizione, a fine canale, $V(L) = V_{TN}$. Per qualsiasi $V_{DS} \geq \hat{V_{DS}}$ la corrente satura, l'uscita del canale è strozzata e diventa ciò un massimo di corrente che può passare



a $V_{DS} = V_{GS} - V_{TN}$



Nella realtà all'aumentare della V_{DS} aumenta anche la lunghezza L del canale, quindi la curva è leggermente pendente

CLASSIFICAZIONE DEI MOSFET

- n-E a canale n e ad arricchimento (Enhancement)
- n-D a canale n e a svuotamento (Depletion)
- p-E
- p-D

n-E: 

Gli Enhancement sono detti "Normally ON" (quelli usati anche nel modulo 3), i Depletion "Normally-OFF".

TRANSCARATTERISTICA



CARATTERISTICA DI USCITA DEL MOSFET (n-E)



Analizziamo la configurazione a source comune (ingresso prendendo gate e source, uscita presa tra drain e source).

Si distinguono il funzionamento in 3 regioni:

- Zona di interdizione ($V_{GS} < V_{TN}$) $\Rightarrow$ piatta

- Zona triodo ($V_{GS} > V_{TN}$ e $V_{DS} < V_{GS} - V_{TN}$ ($\equiv V_{DS} < \hat{V_{DS}}$))



$$I_D = \beta_n \cdot [(V_{GS} - V_{TN}) \cdot V_{DS} - \frac{V_{DS}^2}{2}]$$

a V_{GS} fissata, vertice quando $\frac{dId}{dV_{DS}} = 0$

$\Rightarrow \hat{I_D} = \beta_n [V_{GS} - V_{TN} - V_{DS}] = 0$ ($\sim V_{DS}$ di picco)

$\Rightarrow$ o quando $V_{DS} = V_{GS} - V_{TN} = \hat{V_{DS}}$

In tal caso $\hat{I_D} = \beta_n \cdot [\hat{V_{DS}}^2 - \frac{\hat{V_{DS}}^2}{2}]$

$\Rightarrow \hat{I_d} = \frac{\beta_n}{2} \cdot \hat{V_{DS}}^2 = \frac{\beta_n}{2} \cdot [V_G - V_{TN}]^2$

↳ Quando V_{DS} è piccola (~ 0) V_{DS}^2 diventa trascurabile e il MOSFET si comporta a tutti gli effetti come un resistore controllato da V_{GS} con $R_{ON} = \frac{1}{\beta_n [V_{GS} - V_{TN}]}$ ($I_D = \frac{V_{DS}}{R_{ON}}$)



- Zona di saturazione ($V_{GS} > V_{TN}$ e $V_{DS} > V_{GS} - V_{TN}$)

Id rimane $\sim \hat{I_d}$

$\Rightarrow I_d = \frac{\beta_n}{2} [V_{GS} - V_{TN}]^2$

↳ se si considera anche l'effetto dovuto alla lunghezza del canale, allora $I_d = \frac{\beta_n}{2} [V_{GS} - V_{TN}]^2 \cdot (1 + \lambda V_{DS})$

λ piccola dipendente da V_{DS}, che come detto cambia la L del canale

MODELLO NON LINEARE QUASI-STATICO



FATTORE DI CONDUCIBILITÀ

β_n è legato al rapporto tra W e L del canale: $\beta_n = \frac{W}{L} \cdot \beta_n'$. Si possono costruire MOSFET più conduttivi giocando su W.
β_n' è invece detto fattore di conducibilità intrinseco.

APPLICAZIONI DEL MOSFET

- Come SWITCH ON / SWITCH OFF (zona triodo (lascia passare corrente ~ come un filo con resistenza R_{ON} = comportamento da SWITCH-ON) e zona interdizione)
- Con funzionamento quasi-lineare (zona SAT)

EFFETTO BODY

Se Body - Source non sono a massa, la tensione di soglia si alza ($V_{TN}\uparrow$), peggiorando la conducibilità

4° REGIONE (BREAKDOWN)



Può accadere per varie ragioni, tra cui l'applicazione di una tensione V_{BD} troppo elevata.

STADIO ELEMENTARE MOSFET A SOURCE COMUNE



Come detto per applicazioni quasi-lineari si opera il MOSFET in SAT. Si impone Q tramite due generatori DC V_{DD} e V_{GG} e si considera poi il segnale $v_s(t)$ come deviazione da Q. Se $v_s(t)$ è piccolo il comportamento può essere linearizzato. Lo scopo è quindi amplificare in modo quasi-lineare $v_s(t)$ → V_{DS} sarà $v_s(t)$ amplificato. La retta di carico del circuito sul grafico $V_{DS}I_D$ è $I_D = -\frac{1}{R_C}\cdot V_{DS} + \frac{V_{DD}}{R_C}$.



→ $v_s(t)$ fa variare V_{GS} ↑ e ↓ ①

→ Questo fa sì che, stazionando il punto Q in zona SAT, V_{DS} si sposti avanti e indietro lungo la retta di carico

Nota che vengono amplificate tensione, corrente e dunque potenza

Supponiamo $v_s(t)$ sia abbastanza piccola da far sì che V_{DS} oscilli solo in torno SAT (come nel grafico).

L'ampiezza della $i_D(t)$ è $A_{iD} = g_m \cdot A_{VG}$, con A_{VG} ampiezza del segnale di ingresso e g_m pendenza della trans-caratteristica (transconduttanza), considerata lineare per piccoli spostamenti

L'ampiezza della V_D è invece $A_V = R_C \cdot A_{iD}$. Nota che la sinusoide di uscita ha fase opposta rispetto a quella di ingresso (e guadagno molto alto, es. $G_V = -100$ (segno fase opposta) (guadagno di tensione))

GUADAGNO DI POTENZA

Idealmente, siccome entra solo tensione nel gate, $P_{IN} = 0$ e $P_{OUT} > 0$ (si produce via una i_D ed una V_{DS}).

Idealmente quindi il guadagno di potenza $G_P = \frac{P_{OUT}}{P_{IN}} \to \infty$.

SAFE OPERATING AREA



Dove C è un limite termico al di sotto del quale deve operare il MOSFET. Ad esempio per il silicio è 140°.

Siccome produce potenza scalda il MOSFET, la temp. totale un dispositivo è T_{AIF} (temp. del case) + $R_T \cdot P_D$ (potenza dissipata). P_D è $P_D = V_{DS} \cdot I_D$, ne consegue che I_D deve essere $I_D \leq \frac{P_{LIM}}{V_{DS}}$ (con $P_{LIM} = \frac{T_{LIM} - T_{AIF}}{R_T}$) (che si traduce come un'iperbole sul grafico $V_{DS}I_D$)

MODELLO NON LINEARE DINAMICO



BJT

Può essere NPN o PNP



Trattiamo gli NPN

SIMBOLOGIA E FUNZIONAMENTO





Si comporta come un doppio diodo. Per far scorrere corrente tra Emettitore e Collettore, si deve polarizzare in FWD la giunzione B-E, in modo da consentire agli elettroni di E di superare B e andare su C. In pratica, essendo analogo a un diodo, B-E si comporta in corrente (I_B). E è molto più drogato di B, che è molto più drogato di C. B è inoltre fisicamente molto stretta. In questo modo gli e^- di E hanno meno possibilità di ricombinarsi e saltano direttamente a C. C sarà posto ad alta tensione per richiamare gli elettroni di e^-, e proprio per questo deve essere poco drogato, altrimenti l'alta tensione creerebbe una grande zona di svuotamento tra B-C, ed essendo B molto stretta rischierebbe di essere così grande da arrivare ad E, creando quindi un cortocircuito.

Si dice che il BJT amplifica perché applicando una piccola corrente di controllo I_B causa una grande corrente I_C (limitata chiaramente dall'alimentazione V_{CC}.

REGIONI DI FUNZIONAMENTO

Chiamiamo J-E la giunzione B-E e J-C la giunzione BC. Si hanno 4 zone di funzionamento:

- RAD (J-E FWD e J-C REV) (quello visto sopra)
- SAT (J-E FWD e J-C FWD)
- INT (J-E REV e J-C REV) — RAI (J-E REV e J-C FWD)



Siccome E è il più drogato di C, $V_{BE,\gamma} > V_{CE,\gamma}$ (es. $V_{BE,\gamma} \sim 0.7V$, $V_{CE,\gamma} > 0.5V$)

RAD (Regione attiva diretta)



J-E in FWD $\Rightarrow$ si pilota in corrente ($I_B > 0$) ($\equiv V_{BE} \sim V_{BE,\gamma}$) es. $\simeq 0.7 - 0.5 = 0.2V$

J-C in REV $\Rightarrow$ si pilota in tensione (va tenuta $V_{BC} < V_{BC,\gamma}$)

Siccome $V_{BC} = V_{BE} - V_{CE}$, ed essendo J-E in FWD ($V_{BE} \sim V_{BE,\gamma}$), ne segue che $V_{BC} \simeq V_{BE,\gamma} - V_{CE}$.

Quindi richiedere $V_{BC} < V_{BC,\gamma} \cong V_{BE,\gamma} - V_{CE} < V_{BC,\gamma} \Rightarrow V_{CE} > V_{BE,\gamma} - V_{BC,\gamma}$ → la chiamiamo "V_{CE}^{SAT}"

Quindi per stare in RAD ci serve $V_{CE} > V_{CE}^{SAT}$ (bisogna applicare una V_{CE} sufficiente)

Come visto solo una piccola parte della corrente che entra nell'Emettitore viene usata per "abbattere" la base, mentre la maggior parte viene ricevuta dal collettore ($\sim 99\%$). Diciamo allora che $I_C = \alpha_F \cdot I_E$, con $\alpha_F = 0.99$ (da cui $I_B \sim 0.1\, I_E$ (per LKC). Mettendo assieme queste relazioni, $\begin{cases} I_C = \alpha_F \cdot I_E \\ I_B = (1-\alpha_F)\cdot I_E \end{cases} \Rightarrow \begin{cases} I_E = I_C/\alpha_F \\ I_E = I_B/(1-\alpha_F) \end{cases} \Rightarrow \frac{I_C}{\alpha_F} = \frac{I_B}{1-\alpha_F} \Rightarrow I_C = \frac{\alpha_F}{1-\alpha_F} I_B$

$\Rightarrow I_C = \beta_F \cdot I_B$ ← Guadagno di corrente statico → "β_F"

$\Rightarrow$ in RAD, più aumento I_B più aumento I_C, proporzionalmente $\Leftarrow$ ↑ I_B. Questo è detto "effetto transistore del BJT"

SAT (Zona di saturazione)

J-E in FWD $\Rightarrow I_B > 0$ (entrambi da pilotare in corrente)

J-C in FWD $\Rightarrow I_C > 0 \equiv I_C < \beta_F I_B$

In poche parole se la V_{CE} non è abbastanza grande ($V_{CE} < V_{CE}^{SAT}$) ($V_{CE} \sim 0.1 \div 0.2V$) c'è un limite di corrente che riesce a passare e non vale più la regola dell'amplificazione. Chiamando $I_{C,SAT}$ la massima corrente che può passare, restiamo in SAT finché $I_B > \frac{I_{C,SAT}}{\beta_F}$. In saturazione il BJT si comporta quindi da SWITCH-ON (da cortocircuito) con $V_{CE} = V_{CE}^{SAT}$



A differenza del MOSFET (che in SWITCH-ON si comportava da resistore) il BJT si comporta da generatore di corrente.

Riassumendo: se il potenziale V_{CE} è troppo basso la I_B non viene amplificata ma fissa una corrente massima fissa I_C^{SAT}.

ZONA INTERDIZIONE

J-E in REV $\Rightarrow V_{BE} < V_{BE,\gamma}$ $\Rightarrow$ non passa corrente (BJT come Switch-OFF)

J-C in REV $\Rightarrow V_{BC} < V_{BC,\gamma}$

MODELLO NON LINEARE SENZA MEMORIA BJT



In RAD la giunzione JE è un diodo in FWD, la cui relazione sappiamo essere $I_E = I_{ES}\left(e^{V_{BE}/V_T} - 1\right)$

I_C abbiamo detto essere $I_E \cdot \alpha_F$. Possiamo quindi rappresentarlo come un generatore di corrente pilotato in corrente ◇.

Essendo che in RAD il diodo JC è in REV, si ha che $I_{DC} \sim 0$ (è come se fosse un circuito aperto) per cui possiamo ignorarlo, analogamente se I_{DC} è ~ 0 allora anche il generatore α_R. I_{DC} impone corrente nulla. Questo modello, che rappresenta con buona approssimazione RAD, SAT e INV è detto "modello di Ebers-Moll". La regione RAI è invece mal descritta, servirebbe un PNP.

CIRCUITO ALTERNATIVO IN RAD



EFFETTO EARLY



In zona RAD sembrerebbe (①) che la I_C sia indipendente da V_{CE}. In realtà (②) al crescere della V_{CE} la regione di svuotamento della giunzione JC aumenta, rimpicciolendo la base e lasciando quindi scorrere più corrente. Ciò porta a una piccola dipendenza di I_C da V_{CE} (effetto Early)

BREAKDOWN



Se la V_{CE} è troppo alta si crea un cortocircuito tra B e C e la corrente schizza

BJT VS MOSFET

- nel MOSFET non esiste la caratteristica DC di ingresso ($I_G = 0$).
- BJT in SAT ≡ generatore di tensione
  MOSFET in SAT ≡ resistore controllato
- nel BJT la trans-caratteristica ($V_{BE} \to I_C$) è esponenziale mentre nel MOSFET ($V_{GS} \to I_D$) è quadratica e quindi la non linearità è più dolce
- Per applicazione quasi lineari a E/S comune:
  BJT: D controllato in corrente e C in tensione
  MOSFET: G e D controllati in tensione

MODELLO NON LINEARE DINAMICO BJT



C_{BE} rappresenta la carica che si deve accumulare nell'attraversamento della base, che vengono poi scaricate. C_{BC} è presente ma trascurabile, in quanto, avendo C molti meno portatori, l'accoppiamento è più debole.

TRANSISTOR PNP



← è invertito il caso NPN

APPLICAZIONI CIRCUITALI DEI DIODI

CONVERTITORE AC/DC MONOFASE A SEMIONDA



$$I_s \cdot \left(e^{V_D(t)/V_T} - 1\right) = -\frac{1}{R} \cdot V_D(t) + \frac{e(t)}{R}$$

(corrente sul diodo) (ricavata da LKT)



↑ analisi TRANSIENTI

I si sposta nel tempo (V_D dipende dal tempo) sulla curva, in assenza $V_{out} = R \cdot I(t)$, si ottiene che V_{out} oscilla come $e(t)$.

Siccome però il semiperiodo negativo di $e(t)$ impone $V_D(t) < 0$, il diodo va in OFF, non passa (~) corrente e quindi $V_{out} \sim 0$

Supponendo:

- Diodo approssimato all'ordine 0 ($I(t) > 0 \Rightarrow V_D(t) = 0$ e $V_D(t) < 0 \Rightarrow I = 0$,

) ottengo $I(t) = e(t)/R$ quando il diodo è ON e $I(t) = 0$ quando è OFF.



Dimensionamento:
$V_{DD,DS} > E$
$\hat{I}_{DS} = E/R$ $I_{D,DS} > E/\pi R$
$I_{RMS,DS} > E/2R$

- Diodo approssimato al II ordine



Come visto nello studio dei diodi implicava:

Diodo ON: $V_D(t) = V_\gamma + r\, I(t)$. $e(t) = V_D(t) + V_{out}(t) \Rightarrow V_{out} = \frac{R}{r+R} \cdot (e(t) - V_\gamma)$

il diodo è implicito ON solo quando $e(t) > V_\gamma$

Diodo OFF: $V'_D(t)$ (V diodo ideale < 0) e $I = 0 \Rightarrow V_D(t) = V'_D(t) + V_\gamma \Rightarrow \dots V_{out} = 0$ ($I(t) = 0$) ma $V_D(t) = \frac{r \cdot (E - V_\gamma)}{r+R}$



CONVERTITORE AC/DC A ONDA INTERA





Se il secondario ha il doppio delle spire del primario



Nota:

$e(t)$ è equivalente a $e(t)$ / $-e(t)$ ≠ $|e(t)|$

LKT_1: $e(t) = V_{D1}(t) + V_{out}(t)$

LKT_2: $-e(t) = V_{out}(t) + V_{D2}(t)$

LKC: $I(t) = I_1(t) + I_2(t)$

$\Rightarrow V_{out}(t) = R \cdot (I_1(t) + I_2(t)) = e(t)$

$V_{D2}(t) = -2R \cdot (I_1(t) + I_2(t))$

Quando il diodo 1 è ON il 2 è OFF. Infatti

D2 OFF $\equiv V_{D2}(t) < 0$ e $I_2(t) = 0$, $\Rightarrow V_{out}(t) = e(t) = R \cdot I_1(t)$ (> 0 perché D1 ON) e $V_{D2}(t) = -2R \cdot I_1(t) < 0$ ← quindi D2 è OFF

Quindi: periodo $e(t) > 0 \Rightarrow$ D1 ON, D2 OFF, $V_{out} = e(t)$

periodo $e(t) < 0 \Rightarrow$ D1 OFF, D2 ON, $V_{out} = e(t)$



* chiaramente questo vale considerando un modello di diodo approssimato di ordine 0

Dimensionamento: $V_{DD,DS} > E$, $\hat{I}_{DS} > E/R$, $I_{D,DS} > E/\pi R$

$I_{RMS,DS} > E/2R$

CONVERTITORE AC/DC A PONTE DI DIODI



Dimostrabile (non fatto) che i diodi si accendono a coppie:

$e(t) > 0$



$e(t) < 0$



Anche in questo caso è sufficiente $V_{DD,DS} > E$, in quanto se i diodi sono identici la tensione si divide in $-e(t)$ su ogni diodo

NOTA: SIGNIFICATO DEI PARAMETRI USATI

I parametri di dimensionamento usati per ogni tipo di connettore indicano come devono essere i diodi da usare (il prof ce li indica i valori letti sul datasheet). Nello specifico:

- V_{BD} indica la tensione di BD (REV) dei diodi: siccome nel semiperiodo negativo sono polarizzati inversamente, devono essere abbastanza resistenti da tollerare la tensione inversa applicata dal segnale nel semiperiodo negativo.
- $\hat{I}$ (valore di picco della corrente), I_0 (corrente media) e I_{rms} (valore efficace)

FILTRO DI USCITA

Per andare ad applicare V_{OUT} si va a progettare un filtro passa-basso che elimini i toni ad alta frequenza dalla Vout raddrizzata.
Il filtro BB più semplice è un condensatore in parallelo:

(esempio) (caso circuito lineare, tempi di carica e scarica uguali)



e(t) 20 Hz



e(t) 40 Hz



e(t) 100 Hz



e(t) 1000 Hz



($V_{OUT} \cong V_C$)

Applicando questo concetto alle armoniche di un segnale, le alte frequenze finiscono per non contribuire più al segnale di uscita V_{OUT}.

CONVERTITORE AC/DC A SEMIONDA CON FILTRO



Diodo ON → $V_C = V_{OUT} = e(t)$
Diodo OFF ⇒ V_C si scarica lentamente (supponendo $RC \gg T$) (grazie alla non linearità del diodo)

periodo di e(t)



CONVERTITORE AC/DC A ONDA INTERA !





Qui va scelto $RC \gg T/2$. Si definisce Ripple l'oscillazione (idealmente indesiderata) dovuta alla scarica del condensatore: $Ripple = \frac{\Delta V_{OUT}}{\hat{V}_{OUT}}$ con $V_{OUT} = E$ (nel caso diodo di ordine 0), $= V_{OUT}(t_{OFF}^k)$.
Si dimostra (passaggi sulle slide) che $V_{OUT}(t_{ON}^{k+1}) \simeq E \cdot e^{-T/2\tau}$



Mostriamo la scarica del condensatore sia esponenziale, τ (=RC) è $\gg \frac{T}{2} \Rightarrow t_{ON}^{k+1} - t_{OFF}^k \simeq \frac{T}{2} \ll \tau$
⇒ possiamo linearizzare tale tratto approssimando l'esponenziale al II ordine di Taylor:
$V_{OUT}(t_{ON}^{k+1}) \simeq E \cdot e^{-T/2\tau} \simeq E \cdot (1 - T/2\tau)$
(Taylor ↑, $e^{\square}$)

Quindi $\begin{cases} V_{OUT}(t_{ON}^{k+1}) \simeq E(1 - T/2\tau) \\ \Delta V_{OUT} = E - V_{OUT} = \frac{E \cdot T}{2\tau} \end{cases}$ ⇒ $Ripple = \frac{\Delta V_{OUT}}{\hat{V}_{OUT}} = \frac{\left(\frac{E \cdot T}{2\tau}\right)}{E} = \frac{T}{2\tau} = \frac{1}{2fRC}$ ($\tau = RC$)

⇒ La capacità è quindi un compromesso tra Ripple e diodi.

Alzare C bassa per ridurre il Ripple? No: se aumento C, aumento Δt_{on} e aumenta la corrente che viene scaricata sul diodo, necessitando quindi di diodi più costosi.

REGOLAZIONE DELLA TENSIONE

Il Ripple in uscita da un AC/DC è non trascurabile, pertanto va in qualche modo reso DC. Premesso: sia V_E il valore di tensione DC desiderato. Tale valore è detto "valore efficace". Affinché una sinusoide produca una tensione utile V_E deve avere una tensione di picco $\hat{V} = V_E \cdot \sqrt{2}$.
Idealmente quindi presa ∩∩∩ dovremmo avere una DC ——— $\hat{V}/2$, in pratica però il filtro visto produce una "DC" più vicina al valore di picco ∩∩∩. Questo è un problema perché se ad esempio voglio una DC di 220V mi serve una sinusoide con $\hat{V} \simeq 310V$ ($220 \cdot \sqrt{2}$), mi accorgo non di fatto ottengo una "DC" decisamente più alta (più vicina a 310 che a 220). Mi serve quindi regolare la tensione prodotta dal filtro, tramite un "convertitore DC/DC". Essi si dividono in quasi-lineari (es. Zener) e switching (es. Buck-converter)

DIODI ZENER

(invertito per comodità)

Diodi che sfruttano la V_{BD} per fungere da limitatore di tensione.



(nota: si arriva in BD con V negative, per questo il simbolo è invertito rispetto al diodo normale)





fa passare solo le V più basse di V_{DD}, funzionando quindi da limitatore di tensione



→ $V_{DD} \equiv V_{LIM}$

Con modello del primo ordine



Zener ON $\Rightarrow I_Z(t) > 0$, $V_D(t) = 0$ $\quad (V_D(t) = V_D$ del diodo 0)

$\Rightarrow V_Z(t) = V_D(t) + V_{LIM} \Rightarrow V_Z(t) = V_{LIM}$ (se $R_B \ll R$) → Zener ON $\Rightarrow V_{OUT} \simeq V_{LIM}$

Zener OFF $\Rightarrow V_D(t) < 0$, $I_Z(t) = 0$ → Zener OFF $\Rightarrow V_{OUT} \simeq V_i$

$\Rightarrow I_o(t) \simeq I_i(t) \Rightarrow V_o(t) = R \cdot I_o(t) \simeq R \cdot I_i(t) \simeq V_i(t)$ se $R_B \ll R$

Quindi se $R_B \ll R$ allora il comportamento è ~ ideale. Tuttavia dal grafico della Zener (·) si evince che deve essere controllata in corrente, quindi R_B non può essere 0. Detta $I_{Z MAX}$ la massima corrente che la Zener può sostenere, bisogna scegliere $R_B > \dfrac{V_i(t) - V_Z}{I_o(t) + I_{Z MAX}}$!

Ponendo un secondo Zener possiamo limitare anche inferiormente la V_{OUT}





Esempio di utilizzo: all'ingresso di circuiti digitali CMOS, garantisce che al circuito arrivi sempre una $-V_{\gamma_2} < V_i^{CMOS} < V_{DD} + V_{\gamma_1}$ (prevenzione di scariche elettrostatiche)



GENERAZIONE DI UNA TENSIONE DI RIFERIMENTO

Stesso circuito visto sopra ma usato come "generatore di tensione pilotato in corrente":



Applicando una I_Z (che deve essere $I_{Z,MIN} < I_Z < I_{Z,max}$) si ottiene ai capi dello Zener una tensione V_Z ($= V_{BD}$) "fissa"



Dunque si R_B vanno imposti due vincoli: un $R_{B min}$ per garantire di stare sotto a una $I_{Z MAX}$ e uno $R_{B max}$ per garantire di stare sopra a una $I_{Z MIN}$ (così da tenere $V_Z = V_{BD}$)

CONCLUSIONE Una "Power Supply Unit" elementare può avere questa forma:



ROADMAP AMPLIFICATORI

BJT EC (capire come usare un BJT come amplificatore) → approfondimento di concetti legati al suo uso → studio più approfondito del BJT EC

circuiti di condizionamento ← stadi elementari che costituiscono gli OPAMP ← Uso BJT EC per costruire amp. diff. (blocco dell'OPAMP)

STADIO ELEMENTARE BJT A EMETTITORE COMUNE

SCHEMA



≡



$V_o(t) \equiv V_{CE}(t)$

$V_i(t) \equiv V_{BE}(t)$

$I_i(t) \equiv I_B(t)$

$I_o(t) \equiv -I_C(t)$

APPLICAZIONI QUASI-LINEARI E PUNTO Q

Il punto Q rappresenta la soluzione elettrica (la configurazione I-V-...) del circuito in assenza di segnale. Per trovarlo, si esegue un analisi DC:

→ condensatori e generatori di tensione (no batterie) → cortocircuiti

→ induttori e generatori di corrente (no batterie) → circuiti aperti

Sotto tali condizioni il punto Q viene poi fissato incrociando caratteristiche = una imposta (es. caratteristica del transistore) e vincoli del circuito (retta di sorgente e di carico)

RETTA DI SORGENTE E CARICO

→ cortocircuito $v_s(t)$ $\quad \equiv R_S$ $\quad \equiv i_i$ $\quad \equiv V_i$

Retta di sorgente: $V_{BB} = R_B \cdot I_B + V_{BE} \Rightarrow I_B = -\frac{1}{R_B} \cdot V_{BE} + \frac{V_{BB}}{R_B}$ → 

← Relazione sorgente circuito - sorgente transistor (transcaratteristica)

Retta di carico: $V_{CC} = R_C I_C + V_{CE} \Rightarrow I_C = -\frac{1}{R_C} V_{CE} + \frac{V_{CC}}{R_C}$ $\quad \tau \equiv V_o$

Dato il transistor, si può imporre un punto Q giocando su alimentazione esterna e resistori.

Dato un transistor e $(V_{BEQ}, I_{BQ}, V_{CEQ}, I_{CQ})$ desiderati, li ottengo modulando $(V_{BB}, V_{CC}, R_C, R_B)$



Per avere amplificazione $Q \in RAD$

← Affinché il BJT funga da amp., Q deve essere in zona RAD

← Relazione uscita circuito - uscita transistor

Naturalmente rette di sorgente di carico sono dinamiche (si spostano nel tempo)

Nota che naturalmente $(V_{BEQ}, I_{BQ}, V_{CEQ}, I_{CQ})$ imposti nessuno farà sì che Q sia in RAD per amplificare, quindi $V_{BEQ} \sim V_{BE,\gamma}$, $I_B > 0$, $V_{CEQ} > V_{CE}^{SAT}$, e I_{CQ} sarà $\sim \beta_F I_B$.

Nel momento in cui applico segnale, le rette di carico e soprattutto si spostano, imponendo istante per istante un nuovo punto di lavoro nell'intorno di Q (che avviamento è un punto fisso). Questo perché nella retta di carico è presente anche il segnale:

$$I_B(t) = -\frac{1}{R_B}\cdot V_{BE}(t) + \frac{V_{BB}+v_s(t)}{R_B}, \quad I_C(t) = -\frac{1}{R_C}\cdot V_{CE}(t) + \frac{V_{CC}}{R_C}$$



ora influenza $V_{CE}(t)$ e quindi la retta di carico

Note:

- Q va scelto bene in modo che $V_{CE}(t)$ ($V_o(t)$) resti in regione semi-lineare della caratteristica del transistor
- Entra $v_s(t)$ → produce una tensione in uscita amplificata
- Noto che l'uscita del BJT-EC ($V_{CE}(t)$) è invertita → produce una corrente I_B → BJT in CAD amplificato la corrente
- Amplificazione di tensione e corrente ⇒ amplificazione di potenza

POTENZA

Separando componenti medie e alternate (comprensivo anche dei valori medi)

$V_{BE}(t) = V_{BEQ} + v_{be}(t)$ $\quad I_B(t) = I_{BQ} + i_b(t)$

$V_{CE}(t) = V_{CEQ} + v_{ce}(t)$ $\quad I_C(t) = I_{CQ} + i_c(t)$

- Potenza segnale entrante $P_{in}^{AC} = \frac{1}{T}\int_{-T/2}^{T/2} v_{BE}(t)\cdot i_B(t)\,dt$
- Potenza segnale uscente $P_{out}^{AC} = \frac{1}{T}\int_{-T/2}^{T/2} v_{BE}(t)\cdot(-i_c(t))\,dt$
- Potenza dissipata dal BJT stadio ricevente $P_D = \frac{1}{T}\int_{-T/2}^{T/2}\left(V_{BE}(t)\cdot I_B(t) + V_{CE}\cdot I_C(t)\right)dt$

$$P_D = \underbrace{V_{BEQ} I_{BQ} + V_{CEQ} I_{CQ}}_{\downarrow} + \frac{1}{T}\int_{-T/2}^{T/2} v_{BE}(t)\,i_B(t)\,dt - \frac{1}{T}\int_{-T/2}^{T/2} v_{CE}(t)\,(-i_c(t))$$

$$= V_{BEQ} I_{BQ} + V_{BEQ} i_b(t) + I_{BQ} v_{be}(t) + v_{be}(t) i_b(t)$$

$$= V_{CEQ} I_{CQ} + V_{CEQ} i_c(t) + I_{CQ} v_{ce}(t) - v_{ce}(t)(-i_c(t))$$

Definiamo P_{in}^{DC} (potenza che il BJT assorbe dallo DC power supply)

$\Rightarrow P_D = P_{in}^{DC} + P_{in}^{AC} - P_{OUT}^{AC}$

- vanno a 0 perché il valor medio di una componente sinusoidale è zero
- non vanno a 0 perché il valor medio del prodotto tra due grandezze sinusoidali non è 0 (es. $\int_{-T/2}^{T/2}\sin^2(t)\,dt \neq 0$)

Il transistor è passivo (dissipa potenza) ma incrementalmente attivo nel senso che P_{out}^{AC} può essere $> P_{IN}^{AC}$ (grazie alla P_{IN}^{DC})

RENDIMENTO ENERGETICO

$$\eta = \frac{P_{out}^{AC}}{P_{IN}^{DC} + P_{IN}^{AC}} \quad \text{con } 0 \le \eta \le 1$$

- $\eta = 0 \Rightarrow P_{OUT} = P_D$
- $0 < \eta < 1 \Rightarrow P_{OUT}^{AC} < P_{IN}^{DC} + P_{IN}^{AC}$, se $P_D < P_{IN}^{DC}$ si ha guadagno di potenza
- $\eta = 1 \Rightarrow P_D = 0$

La P_D viene, tra le altre cose, dissipata come calore.

Nota inoltre che il guadagno di potenza non è sfruttato: un trasformatore ad esempio innalza V ma a discapito di I, o viceversa, andando quindi a fornire costante la potenza AC in ingresso e in uscita.

CONSIDERAZIONI SULLA POTENZA

Il rendimento è utile in tutte le applicazioni in cui conta la potenza di uscita (elettronica di potenza, es. per comandare un attuatore).

Il rendimento è molto meno importante nelle applicazioni a piccolo segnale (dato sensore) (segnali piccoli, potenze piccole, $P_D \sim P_{IN}^{DC}$)

AMPLIFICATORI QUASI-LINEARI, FUNZIONI DI RETE, PROPRIETÀ

CLASSIFICAZIONE AMPLIFICATORI



Possiamo vederli a una/due ingressi e una/due uscite.

AMP in "accoppiamento DC": amplificatori che non presentano componenti con memoria, pertanto non filtrano (lasciano passare) la componente DC del segnale

AMP in "accoppiamento AC": il contrario, usati ad esempio se lo spettro del segnale non ha componente DC (es. segnale audio) o quando i segnali sono modulati nell'intorno di una portante a una specifica f_c.

Inoltre possono essere classificati in funzione dell'ampiezza dei segnali che deve elaborare:

- Regime dei piccoli segnali: comportamento linearizzabile attorno a Q
- Regime dei grandi segnali: comportamento non lineare, distorsione (dovuto alle grandi ampiezze dei segnali in gioco) ⇒ compromesso tra rendimento e distorsione: $P_{out}^{AC}\uparrow \Rightarrow \eta\uparrow$ ma distorsione $\uparrow$



LINEARIZZAZIONE PER OPERARE NEI PICCOLI SEGNALI

← Il circuito linearizzato viene ottenuto "alle variazioni". La linearizzazione è realizzata tramite analisi AC al CAD.

↳ Il circuito equivalente è in cui per le linearizzo è dinamico (~ statico a basse f).

Inoltre nel regime operativo a piccoli segnali i valori medi dei segnali coincidono con i valori a riposo (Q) del circuito in quanto segnali piccoli portano una componente DC trascurabile. Ingresso e uscita saranno dunque deviazioni rispetto a V_{BEQ} e V_{CEQ} (valori medi a riposo del transistor).

SIMULAZIONE AC

La simulazione AC di un circuito tramite CAD prevede: calcolo di Q tramite analisi DC, linearizzazione ⇒ ottengo il circuito alle variazioni descritto nel d. della frequenza

FUNZIONI DI RETE

Considerando le grandezze $v_i(t), v_o(t), i_i(t), i_o(t)$ del circuito equivalente (linearizzato) alle variazioni, possiamo definire ognuno di questi tramite trasf. di Fourier:

$\dot{V}_i(f) = \mathcal{F}\{v_i(t)\}$ $\dot{V}_o(f) = \mathcal{F}\{v_o(t)\}$ $\dot{I}_i(f) = \mathcal{F}\{i_i(t)\}$ $\dot{I}_o(f) = \mathcal{F}\{i_o(t)\}$ (accoppiamo uno a uno f fissato questi sono fasori $\dot{V}_o, \dot{V}_i, \dot{I}_o, \dot{I}_i$)

Sono dette funzioni di rete una serie di rapporti significativi tra questi segnali.



Impedenza di ingresso: $\dot{Z}_i(f) = \left.\frac{\dot{V}_i(f)}{\dot{I}_i(f)}\right|_{\dot{Z}_L(f)}$ ← può dipendere dal carico in uscita per via di non unidirezionalità (caso ideale) della corrente

Impedenza di uscita: $\dot{Z}_o(f) = \left.\frac{\dot{V}_o(f)}{\dot{I}_o(f)}\right|_{\dot{Z}_S(f)}$ ← può dipendere dalla impedenza del segnale di ingresso (per quanto detto sopra)

↳ convenzione per cui I_o uscita dall'amp. (idealmente non entra)

Guadagno di tensione: $\dot{A}_V(f) = \left.\frac{\dot{V}_o(f)}{\dot{V}_i(f)}\right|_{\dot{I}_o(f) = \frac{\dot{V}_o(f)}{\dot{Z}_L(f)}}$, se $|\dot{Z}_L| \to \infty$ (circuito aperto, CA) allora $\dot{A}_V^{CA} = \left.\frac{\dot{V}_o(f)}{\dot{V}_i(f)}\right|_{\dot{I}_o(f)=0}$

← modo per dire che il guadagno di tensione dipende dal carico in uscita

Guadagno di corrente: $\dot{A}_i(f) = \left.\frac{\dot{I}_o(f)}{\dot{I}_i(f)}\right|_{\dot{V}_o(f) = \dot{Z}_L(f)\dot{I}_o(f)}$, se $|\dot{Z}_L| \to 0$ (cortocircuito, CC) allora $\dot{A}_V^{CC} = \left.\frac{\dot{I}_o(f)}{\dot{I}_i(f)}\right|_{\dot{V}_o(f)=0}$

RISPOSTA IN FREQUENZA



L'amplificatore per via delle sue capacità parassite interne è naturalmente un passa basso. In accoppiamento AC (①) le capacità esterne filtrano invece le componenti frequenziali basse. In accoppiamento DC (①) questo non accade in quanto non sono presenti capacità esterne che filtrano le basse frequenze.

L'amp. deve avere banda passante per tutto lo spettro dei segnali che deve processare: $|\dot{A}_V(f)|$ costante e $\angle \dot{A}_V(f) \propto f$ $\forall f \in B$ (B banda dei segnali da elaborare)

In centro banda (se i segnali si trovano tutti nella banda passante dell'AMP) l'amplificatore si comporta in maniera priva di memoria:

- gli eventuali condensatori esterni (accoppiamento AC) esauriscono il loro effetto passa-alto ($\dot{Z}_C$ per f sufficientemente alta $\to 0$)
- le capacità parassite non sono ancora invasive → restano circuiti aperti → diventano cortocircuiti!

FUNZIONI DI RETE IN CENTRO BANDA

Per ogni $f \in B$ le funzioni di rete diventano valori reali che descrivono il funzionamento in tale range frequenziale.

$\dot{Z}_i(f) \Rightarrow R_i$, $\dot{Z}_o(f) \Rightarrow R_o$, $\dot{A}_V(f) \Rightarrow A_V$, $\dot{A}_i(f) \Rightarrow A_i$ $\Rightarrow R_i = \left.\frac{v_i(t)}{i_i(t)}\right|_{R_L}$, $A_V = \left.\frac{v_o(t)}{v_i(t)}\right|_{R_L}$, ...

(Nota: non diventano fasori perché i fasori descrivono un comportamento a f fissato ma comunque dipendente da f, mentre in centro banda non c'è dipendenza da f)

CIRCUITI LINEARI EQUIVALENTI IN CENTRO BANDA

Thevenin



Norton



amp. linearizzato

Nota che in centro banda R_L non influisce sull'impedenza di ingresso R_i.

CLASSIFICAZIONE DEGLI AMPLIFICATORI PER PICCOLI SEGNALI

A loro volta gli amplificatori per piccoli segnali si distinguono in:

- Amplificatori che necessitano di adattamento di impedenza: il loro scopo è massimizzare il trasferimento di potenza (es. caso di trasmissione da un piccolo segnale a un attuatore) → *
- Amplificatori di tensione, corrente, a trans-impedenza o a trans-ammettenza, il cui scopo è amplificare bene la grandezza rappresentativa dell'informazione (il segnale). → **

Tratteremo praticamente solo quest'ultimo tipo ma prima vedremo comunque brevemente il primo

→ * **AMPLIFICATORI CHE NECESSITANO DI ADATTAMENTO DI IMPEDENZA**

Come detto, accoppiamo una sorgente reale alla sorgente per cui vogliamo trasmettere potenza

es. 

Consideriamo di essere in centro banda e consideriamo quindi il circuito equivalente:



Siamo $i_i(t) = I_i \cos(\omega_0 t)$ la P_{IN}^{AC} è la potenza media in ingresso.

$v_i(t) = V_i \cos(\omega_0 t)$ ⇒ $\int V_i \cos\omega_0 t \cdot I_i \cos\omega_0 t\, dt = V_i I_i \int \cos^2\omega_0 t\, dt$

valori di picco

$= V_i I_i \cdot \int \frac{1 + \cos(2\omega_0 t)}{2} dt = \frac{1}{2} V_i I_i$ ⇒ *

Sia poi $v_s(t) = E_s \cdot \cos(\omega_0 t)$.

Si ha che $i_i = \frac{E_s \cdot \cos(\omega_0 t)}{R_s + R_i} \rightarrow I_i$ e $V_i = R_i \cdot I_i = \frac{R_i}{R_i + R_s} \cdot E_s$ ⇒ $P_{IN}^{AC} = \frac{1}{2} \frac{R_i}{(R_i + R_s)^2} \cdot E_s^2$.

Si ha massima potenza in ingresso quando $\frac{d}{dR_i}\left(P_{IN}^{AC}\right) = 0$ ⇒ $\frac{d}{dR_i}\left(\frac{R_i}{(R_i + R_s)^2}\right) = 0$ ⇒ … quando $R_i = R_s$

(unica variabile; ricavando)

Sostituendo $R_i = R_s$ si ottiene che $\max\{P_{IN}^{AC}\} = \frac{1}{4} \frac{R_s}{(2R_s)^2} E_s^2 \Rightarrow \frac{E_s^2}{8R_s^2}$ ← potenza che la sorgente eroga sul carico adattato

Analogamente è dimostrabile che si ha massima potenza trasferita al carico (massima potenza in uscita) quando $R_o = R_L$

Le impedenze possono essere adattate in funzione di tensione e corrente tramite trasformatori:



dato n il rapporto $\frac{n_1}{n_2}$, $\dot V_i = n \dot V_i'$, $\dot I_i = n \dot I_i'$ ⇒ … $\dot V_i = n^2 R_i' \dot I_i$ ⇒ … $R_i = n^2 R_i'$ ⇒ $n = \sqrt{\frac{R_i}{R_i'}}$

quindi sia R_i la R_s, R_i' la R_i desiderata, si può ottenere R_i implementando questo numero di spire

Esistono anche altri circuiti di adattamento di impedenza.

→ * * **AMPLIFICATORI DI TENSIONE, CORRENTE, TRANS IMPEDENZA E TRANS AMMETTENZA**

Come detto si predilige la minimizzazione degli effetti di carico (regolati dal segnale) alla trasmissione di potenza. Non vedremo trans-imp e trans-ammm, ma sono essenzialmente amplificatori che hanno ingresso in corrente e uscita in tensione (trans-imp) o viceversa (trans-ammm.)

V-AMP

Cerchiamo di avere $v_i(t) \simeq v_s(t)$ e $v_o(t) \simeq A_V^{CA} v_i(t)$



$v_i(t) = \frac{R_i}{R_i + R_s} \cdot v_s(t)$ → vogliamo $R_i \to \infty$ in modo che $v_i(t) \simeq v_s(t)$, caso reale $R_i \gg R_s$

$v_o(t) = \frac{R_o}{R_o + R_L} A_V^{CA} \cdot v_i(t)$ → vogliamo $R_L \to 0$ in modo che $v_o(t) \simeq A_V^{CA} v_i(t)$, caso reale $R_o \ll R_L$

I-AMP

Lo usiamo poco, ma valgono considerazioni analoghe: vogliamo $i_i(t) \simeq i_s(t)$ e $i_o(t) \simeq A_i^{CC} \cdot i_i(t)$

$i_i(t) = \frac{R_s}{R_i + R_s} \cdot i_s(t)$ e $i_o(t) = \frac{R_o}{R_o + R_L} \cdot A_i^{CC} \cdot i_i(t)$ ⇒ $R_i \ll R_s$ e $R_o \gg R_L$ (OPPOSTO DEL CASO DEL V-AMP)

LINEARIZZAZIONE

Obiettivo: capire come linearizzare bipoli (diodi e condensatori) e quadripoli (BJT e MOSFET) attorno a un punto Q al fine di studiare circuiti che operano attorno al punto Q.

LINEARIZZAZIONE BIPOLO NON LINEARE



Sia $I = F(V)$ la sua caratteristica statica. Possiamo approssimarla nell'intorno di un punto Q tramite Taylor al secondo ordine:

$I = F(V) \simeq \underbrace{F(V_Q)}_{I_Q} + \boxed{\frac{dF}{dV}\Big|_Q} \cdot \underbrace{(V - V_Q)}_{\text{"}v\text{"}}$ (ricordiamo che per piccoli segnali il loro valor medio coincide circa con il punto Q).

↳ detta "g" (conduttanza differenziale del bipolo)

⇒ $I = I_Q + g \cdot v$ ⇒ $i = g \cdot v$ ⇒ $v = i \cdot \boxed{\frac{1}{g}}$ ↳ "r"

Dunque un bipolo alle variazioni è equivalente a un resistore $r = \frac{1}{g}$

Vediamo come linearizzare due bipoli: diodo e condensatore

LINEARIZZAZIONE DEL DIODO

La $F(V)$ del diodo è $I = I_S \cdot (e^{V/V_T} - 1)$. Per lavorare in FWD $I_Q > 0$ ($F(V_Q) > 0$). Inoltre $V_Q = V_0$ per piccoli segnali. Basta che V_0 sia $3 \div 4\ V_T$ e e^{V_0/V_T} diventa $\gg 1$ ⇒ $I_0 \simeq I_S \cdot e^{V_0/V_T}$ (I_0 corrente con cui viene polarizzato il diodo)

Supponendo quindi vero $V_0 = 3 \div 4\ V_T$, linearizziamo:

$I \simeq F(V_0) + \left.\frac{dF}{dV}\right|_Q (V - V_0) \quad \Rightarrow \quad g = \left.\frac{d}{dV}\left(I_S \cdot e^{V/V_T}\right)\right|_Q = \left.\frac{I_S \cdot e^{V/V_T}}{V_T}\right|_Q = \frac{I_S \cdot e^{V/V_T}}{V_T} = \frac{I_D}{V_T}$. Quindi per un diodo $g = \frac{I_D}{V_T} = \frac{I_Q}{V_T}$

LINEARIZZAZIONE CONDENSATORE NON LINEARE



$F(V) = Q(V)$. Per piccoli segnali $V_Q = V_0$, quindi $Q_Q = Q_0 = Q(V_0)$

Linearizziamo: $Q \simeq Q_0 + \left.\frac{dQ}{dV}\right|_Q (V - V_0) \qquad \left.\frac{dQ}{dV}\right|_Q = C(V)\Big|_Q = C(V_0)$

$\Rightarrow$ 



$\Rightarrow$ nell'intorno del punto Q, un condensatore lineare si comporta da condensatore lineare: la carica sul condensatore è direttamente proporzionale alla tensione ($q = C_0 \cdot v$, $\Rightarrow i = C_0 \cdot \frac{dV}{dt}$)

MODELLO DINAMICO DEL DIODO

Avevamo visto nello studio del diodo che il suo comportamento dinamico è descrivibile con un condensatore in parallelo, non lineare, in parallelo al diodo. In un intorno di Q, per piccoli segnali, possiamo unire quanto visto e linearizzare l'intero circuito:



$\Rightarrow$



- **LINEARIZZAZIONE DI UN GENERATORE DI TENSIONE DC INDIPENDENTE** 

- **LINEARIZZAZIONE DI UN GENERATORE DI CORRENTE DC INDIPENDENTE** 

- → Ininfluenti alle variazioni

LINEARIZZAZIONE BJT

Sappiamo che bisogna fare una linearizzazione "in due dimensioni" (I_B e I_C dipendono ognuna da due variabili)

Consideriamo il BJT in RAD sappiamo che:

$I_B \simeq I_{BS} \cdot e^{V_{BE}/V_T}$ ($e^{V_{BE}/V_T} \gg 1$) (la giunzione BE (JE) è un diodo in FWD)

$I_C \simeq \beta_F \cdot I_B$

Nulice $I_B(V_{BE,0}, V_{CE,0})$ e $I_C(I_{B,0}, V_{CE,0})$. Linearizzando $\Rightarrow$

$$\begin{cases} I_B \simeq I_{B,0} + \left.\frac{\partial I_B}{\partial V_{BE}}\right|_Q (V_{BE} - V_{BE,0}) + \left.\frac{\partial I_B}{\partial V_{CE}}\right|_Q (V_{CE} - V_{CE,0}) \\ I_C \simeq I_{C,0} + \left.\frac{\partial I_C}{\partial V_{CE}}\right|_Q (V_{CE} - V_{CE,0}) + \left.\frac{\partial I_C}{\partial I_B}\right|_Q (I_B - I_{B,0}) \end{cases}$$

($\frac{\partial I_B}{\partial V_{CE}} \sim 0$ in RAD; $\frac{\partial I_C}{\partial V_{CE}}$: effetto Early)

$\Rightarrow$ $\begin{cases} i_B = g_{BE} \cdot v_{BE} \\ i_C = g_{CE} \cdot v_{CE} + \beta_0 \cdot i_B \end{cases}$ con $g_{BE} = \left.\frac{\partial I_B}{\partial V_{BE}}\right|_Q$, $g_{CE} = \left.\frac{\partial I_C}{\partial V_{CE}}\right|_Q$, $\beta_0 = \left.\frac{\partial I_C}{\partial I_B}\right|_Q$

(definizione di $\frac{dI_C}{dI_B}$ (β_F) ma nel punto Q)

Differenziamo β_0 da β_F perché cambia un pochino



Nota che in realtà β_F dipende da I_C e dalla temperatura, ma nel range $I_C \sim 10 - 100$ mA

Vediamo che è più o meno costante



$g_{BE} = \left.\frac{\partial I_B}{\partial V_{BE}}\right|_Q = \frac{I_{BQ}}{V_T} = \frac{I_{CQ}}{\beta_F \cdot V_T}$ ($\beta_F = \frac{I_C}{I_B}$)

(uscita relativa del diodo perché la giunzione B-E è un diodo)



- caratteristica di ingresso del BJT nell'intorno di Q

$g_{CE} = \left.\frac{\partial I_C}{\partial V_{CE}}\right|_Q = \frac{I_{CQ}}{V_{CEQ} + V_{EA}}$ (con V_{EA} effetto Early)



- caratteristica di carico del BJT nell'intorno di Q

$\Rightarrow$ possiamo dunque rappresentare il BJT senza memoria, in cerchio banda e alle piccole variazioni linearizzato nel punto Q



Nota: omettendo l'effetto Early, $g_{CE} \to 0 \Rightarrow r_{CE} \to \infty \Rightarrow$ si può omettere (circuito aperto)

$$\Rightarrow \begin{cases} v_{BE}(t) = r_{BE} \cdot i_B(t) \\ i_C(t) = \beta_0 \cdot i_B(t) + g_{CE} \cdot v_{CE}(t) \end{cases}$$

ancora data in matrice ibrida come

$$\begin{bmatrix} v_{BE}(t) \\ i_C(t) \end{bmatrix} = \begin{bmatrix} r_{BE} & 0 \\ \beta_0 & g_{CE} \end{bmatrix} \begin{bmatrix} i_B(t) \\ v_{CE}(t) \end{bmatrix}$$

↳ nei data-sheet scritto come $\begin{bmatrix} h_{ie} & 0 \\ h_{fe} & h_{oe} \end{bmatrix}$

modello del BJT linearizzato MA con effetti di memoria:



LINEARIZZAZIONE DEL MOSFET

Non assume corrente in ingresso per cui ha una sola $F(V)$ (I_D). $I_D = I_D(V_{GS}, V_{DS})$ linearizzando con Q in zona di saturazione, $i_D = g_m \cdot v_{GS} + g_{DS} \cdot v_{DS}$ con $g_m = \left.\frac{\partial I_D}{\partial V_{GS}}\right|_Q \simeq \sqrt{2\beta_n I_{DQ}}$ e $g_{DS} = \left.\frac{\partial I_D}{\partial V_{DS}}\right|_Q = \frac{1}{r_{DS}}$



NOTA: VARIANTE DEL CIRCUITO LINEARE DEL BJT



Si può vedere come pilotato in tensione, perché $\beta_0 \cdot i_B = \beta_0 \cdot g_{BE} \cdot v_{BE} = g_m \cdot v_{BE}$

STUDIO DELLO STADIO ELEMENTARE BJT-EC (alla luce di quanto visto)

Riprendiamo il circuito:



Mettiamo in ingresso un carico collegato R_L.

Supponiamo ora di voler trovare il punto Q ($V_{BEQ}, I_{BQ}, V_{CEQ}, I_{CQ}$) in RAD. Linearizziamo ottenendo il seguente circuito:



(e supponiamo di essere in centro banda)

Abbiamo $R_i = \left.\frac{v_i}{i_i}\right|_{R_L} = r_{BE}$ e $R_o = -\left.\frac{v_o}{i_o}\right|_{v_S=0} = R_C \,//\, r_{CE}$



Sappiamo che r_{BE}, essendo legata alla caratteristica del diodo in FWD, è piuttosto piccola (g_{BE} è alta)
$\Rightarrow R_i$ alta $\Rightarrow$ ottimo per un V-AMP



r_{CE} invece, legata all'effetto Early del BJT in RAD, è piuttosto alta (g_{CE} piccola).
$\Rightarrow R_o$ basso $\Rightarrow$ ottimo per un V-AMP

Inoltre, il guadagno di tensione è $A_V^{CA} = \left.\frac{v_o}{v_i}\right|_{R_L \to \infty} = \frac{-\beta_0 \cdot i_i \cdot (r_{CE} \,//\, R_C)}{v_i} = -\frac{\beta_0}{r_{BE}} \cdot \frac{v_i}{v_i} \cdot (r_{CE} \,//\, R_C) \cdot \frac{1}{v_i} \simeq -\frac{\beta_0}{r_{BE}} \cdot R_C \simeq -g_m \cdot R_C$ ($r_{CE} \sim R_C$)

Guadagno di corrente: $A_i^{CC} = \left.\frac{i_o}{i_i}\right|_{R_L=0} \simeq -\beta_0$

Se $\beta_0 \simeq 100$, allora $A_V^{CA} \simeq -\beta_0 \cdot \frac{R_C}{r_{BE}} \simeq -100$ (perché R_C deve essere abbastanza basso, come $r_{BE} \Rightarrow \frac{R_C}{r_{BE}} \sim 1$). Inoltre, se $\beta_0 \gg 100$ allora anche $A_i^{CC} \simeq -100$

DEGENERAZIONE DI EMETTITORE

Avendo un guadagno molto alto, se per qualche cambio un transistor con un altro che non è perfettamente identico, il legame $I_C = \beta_F I_B$ rischia di far sì che I_C venga amplificata troppo $\Rightarrow V_{CE}$ esce dalla zona lineare e venga distorta. Per ovviare a ciò si può introdurre una resistenza sull'emettitore:



I_C aumenta $\rightarrow I_E$ aumenta $\rightarrow V_E$ aumenta $\Rightarrow V_{CE}$ diminuisce (abbiamo possibilità di mettere limitatore V_{CE} a non distorcersi, garantiamo quindi maggiore stabilità al variare del comportamento.

Ricalcolando ora il guadagno di tensione, si ottiene (...) $A_V^{CA} = -\frac{\beta_0 R_C}{r_{BE} + R_E(\beta_0+1)}$. Se $r_{BE} \simeq R_E(\beta_0+1)$ $\Rightarrow A_V^{CA} \simeq -\frac{R_C}{R_E}$

Alcune volte questo modifica è utile, altre volte è indesiderata.
In questo secondo caso possiamo introdurre una "capacità di Bypass" (C_E) calibrata in modo che per una specifica banda in cui R_E non deve avere un collegamento diretto a massa (cortocircuito in AC)



Se $|Z_{C_E}| = \frac{1}{2\pi f \cdot C_E} \ll R_E \quad \forall f \in B$ allora il condensatore diventa un cortocircuito, riportando l'emettitore a massa (si traduce nel seguente $C_E \gg \frac{1}{2\pi f \cdot R_E}$

INTRODUZIONE AMPLIFICATORI DIFFERENZIALI

Vediamo come creare un amplificatore differenziale (non OTAME)

AMPLIFICATORE LINEARE A DUE INGRESSI



Implementano una relazione I/O del tipo $V_o(t) = A_d \cdot (V_{i1}(t) - V_{i2}(t))$ dt $= A_d \cdot V_{id}(t)$
Si definisce allora come funzione di rete il "guadagno differenziale"

$$A_d(f) = \frac{V_o(f)}{V_{id}(f)}$$



UTILITÀ DEL DIFFERENZIALE: ATTENUAZIONE DEI DISTURBI

Sia $V(t) = V_S(t) + V_D(t)$ il segnale che arriva: $V_S(t)$ è la componente utile, $V_D(t)$ il disturbo. Un disturbo esterno è detto "interferenza". L'idea è progettare due linee di acquisizione identiche in modo che i due segnali siano disturbati dallo stesso interferente e in modo quindi da estrapolare la sola componente utile.

MODO DIFFERENZIALE E MODO COMUNE

Definiamo: tensione di modo differenziale $V_{id} = V_{i1} - V_{i2}$; tensione di modo comune $V_{ic} = \frac{V_{i1} + V_{i2}}{2}$ → possiamo riscrivere V_{i1} e V_{i2} come $V_{i1} = V_{ic} + V_{id}/2$, $V_{i2} = V_{ic} - V_{id}/2$

Essendo $V_o = A_1 V_{i1} + A_2 V_{i2}$ (A_1 e A_2 guadagno dei singoli ingressi cortocircuitando l'opposto, poi applicando la sovrapposizione degli effetti), otteniamo, sostituendo *, $V_o = A_d V_{id} + A_c \cdot V_{ic}$, con $A_d = \frac{A_1 - A_2}{2}$ "guadagno di modo differenziale" e $A_c = A_1 + A_2$ "guadagno di modo comune".

Idealmente A_d alto e A_c basso, in pratica un buon amp. diff. presenta comunque un comportamento così in f:



COME RENDERE UN AMPLIFICATORE A DUE INGRESSI "DIFFERENZIALE"

Occorre $|A_d(f)| \gg |A_c(f)| \quad \forall f \in B_{SEGNALE}$

Siccome $V_o = A_d \cdot V_{id} + A_c \cdot V_{ic} \equiv A_d \left(V_{id} + \frac{A_c}{A_d} \cdot V_{ic} \right) \equiv A_d \left(V_{id} + \frac{V_{ic}}{A_d/A_c} \right)$, desideriamo $A_d/A_c \to \infty$, soprattutto $\forall f$ in cui interferiscono le interferenze.

Tale termine, $\left| \frac{A_d(f)}{A_c(f)} \right|$ è detto CMRR(f) (common mode rejection module) e indica appunto quanto viene rigettato il modo comune, più è grande meglio è: il modo comune rappresenta la variazione di ingresso dovuta alle interferenze, per cui va rigettato.

Supponiamo infatti di avere, oltre all'ingresso differenziale $v_{id}(t)$, un tono di modo comune, $v_{ic}(t) = \Delta V_{ic} \cdot \cos(2\pi f_{INT} t)$



$$\Rightarrow v_o(t) = A_d \cdot \left(v_{id}(t) + \frac{\Delta V_{ic}}{CMRR(f_{INT})} \cdot \cos(2\pi f_{INT} t) \right)$$

("$\Delta V_{id,INT}$")

Occorre che il segnale differenziale sia molto più grande di $\Delta V_{id,int}$ al fine di sporcare troppo la risposta, e quindi occorre che $CMRR(f_{INT})$ sia sufficientemente alto.

TENSIONE DI OFFSET

Si noti che persino in assenza di tensione differenziale V_{id} (quindi ad esempio con due ingressi V_{i1} e V_{i2} uguali) può comunque sussistere modo comune che sporca l'uscita, $V_o = A_d \cdot V_{id} + A_c \cdot V_{ic} \equiv V_o^0 \Rightarrow A_c V_{ic}$ viene detta in generale "tensione di offset". (0 se non c'è modo differenziale)

La tensione di offset può anche essere vista sull'ingresso come $V_i^0 = \frac{V_o^0}{A_d}$ ($\to 0$ se $|A_d| \to \infty$)

ALTRE CAUSE DI OFFSET

Oltre al modo comune, altre cause di offset possono essere:

- Variazioni spurie della tensione di alimentazione. Può essere quantificata dal "PSRR" (Power Supply Rejection Ratio)
- Variazioni della temperatura. Può essere quantificata dal "coefficiente di sensibilità al drift termico"

Quindi $V_o^0(V_{ic}, V_{cc}, T)$

RESISTENZE DI INGRESSO EQUIVALENTI

Anziché vedere R_{in} e R_{i2} degli ingressi, possiamo considerare:

$$R_{id} = \left. \frac{v_{id}(t)}{i_{i1}(t)} \right|_{v_{ic}=0} = \left. \frac{v_{id}(t)}{i_{i2}(t)} \right|_{v_{ic}=0} \quad \text{e} \quad R_{ic} = \left. \frac{v_{ic}(t)}{i_{i1}(t)} \right|_{v_{id}=0} = \left. \frac{v_{ic}(t)}{i_{i2}(t)} \right|_{v_{id}=0}$$

al fine di minimizzare gli effetti di carico deve sempre valere $R_{id} \gg R_{s1}$, $R_{id} \gg R_{s2}$, $R_o \ll R_L$

NOTA SUGLI OPAMP

Gli OPAMP sono amp. differenziali con

- CMRR e PSRR $\to \infty$ (es. 10^6)
- risposta in frequenza passa-basso
- $|A_d| \to \infty$ (es. $|A_d| = 10^6$)
- R_{id} e $R_{ic} \to \infty$
- R_o molto piccola

CIRCUITO EQUIVALENTE DI UN DIFFERENZIALE



ARCHITETTURA INTERNA OPAMP







ALCUNI STADI PRESENTI NEGLI OPAMP

Andiamo a studiare a livello circuitale alcuni amplificatori (stadi elementari) interni a un OPAMP, ovvero lo stadio differenziale (realizzazione pratica del capitolo precedente) e alcuni stadi "a collettore comune"

STADIO DIFFERENZIALE ELEMENTARE A BJT CONNESSI



Occorre perfetta simmetria topologica ("bilanciamento") ed elettrica: $R_{C1} = R_{C2} = R_C$, $T_1 \equiv T_2$ (T di transistor).
Il generatore I_0 è posto per imporre la stessa corrente $I_{E1} = I_{E2} = I_0$ sui due rami.

- **ANALISI DC (PUNTO DI RIPOSO Q)**

Supponiamo inizialmente $v_{id} = 0$ ($v_{i1} = v_{i2}$). Facciamo in modo che il BJT stia in RAO: $I_{B1} = I_{B2} > 0$ e $V_{CE1} = V_{CE2} > V_{CE}^{sat}$.

$I_{E1} = I_{E2} = \frac{I_0}{2}$

$I_{C1} = I_{C2} = \alpha_F \cdot I_{E1} = \alpha_F \cdot I_{E2} \simeq \frac{I_0}{2}$ ($\alpha_F \sim 0.99$)

$I_{B1} = I_{B2} = \frac{I_{C1}}{\beta_F} = \frac{I_{C2}}{\beta_F} \triangleq \frac{I_0}{2\beta_F} > 0$

$V_E \simeq V_B - V_{BE,\gamma} = V_{i1} - V_{BE,\gamma} = V_{i2} - V_{BE,\gamma}$

$V_{O1} = V_{O2} \sim V_{CC} - R_C \cdot \frac{I_0}{2}$ $\Rightarrow v_{oa} = v_{O1} - v_{O2} = 0$

$V_{CE1} = V_{CE2} = V_{O1} - V_E = V_{O2} - V_E > V_{CE}^{sat}$



Supponiamo poi che arrivi una $V_{i1} > V_{i2} \Rightarrow v_{id} > 0$.
Siccome $V_{i1} = V_{BE1}$ e $V_{i2} = V_{BE2}$, $V_{BE1} > V_{BE2}$. Questo fa sì che I_{E1} aumenti $\Rightarrow I_{E1} > I_{E2}$. Tuttavia il generatore di corrente impone $I_{E1} + I_{E2} = I_0$. Quindi I_{E1} è forzato ad aumentare per via di V_{i1}, e di conseguenza I_{E2} scende. Si può dimostrare (grafico 1) che per $v_{id} \sim 3 \div 4\ V_T$ I_{E1} prende tutto I_0 e di conseguenza $I_{E2} \sim 0$.
Siccome $I_C \sim I_E$, $V_{O1} = V_{CC} - R_C I_{C1}$, quando I_{C1} cresce V_{O1} diminuisce, e V_{O2} aumenta.

Quindi il differenziale ha un verso invertente: $V_{i1} \nearrow$, $v_{id} \nearrow$, $v_{od} \searrow$ ⇐

- **COMPORTAMENTO DEL DIFFERENZIALE AI PICCOLI SEGNALI (IN CENTRO BANDA)**

- Sostituisco il BJT con il proprio modello linearizzato alle variazioni attorno a Q
- Abbiamo visto che l'erogazione un gen. di corrente, ai piccoli segnali, equivale a ∞ ideale, la rappresentiamo con una resistenza r_d molto grande



un circuito aperto. Tuttavia il gen. di corrente non muore: il gen. di corrente I_0 viene spesso costruito come specchio di transistor:



Generatore di corrente: $I = I_0 + \frac{V}{r_d}$
- ideale: $I = I_0$ → alle variazioni: $i = 0$
- reale: $I = I_0 + \frac{V}{r_d}$ → alle variazioni: $i = \frac{v}{r_d}$





→ i generatori, come visto nel capitolo "Linearizzazione", diventano cortocircuiti (V_{CC} e $-V_{CC}$)
→ il circuito è descritto dalle variazioni rispetto ai valori medi

$v_{o1} = A_{d1} v_{id} + A_{c1} v_{ic}$ e $v_{o2} = A_{d2} v_{id} + A_{c2} v_{ic}$

$$\begin{cases} A_{d1} = \left.\frac{v_{o1}}{v_{id}}\right|_{\substack{v_{ic}=0 \\ (v_{i1}=-v_{i2})}} = \left.\frac{v_{o1}}{v_{i1}-v_{i2}}\right|_{v_{i1}=-v_{i2}} = \left.\frac{v_{o1}}{2v_{i1}}\right|_{v_{i1}=-v_{i2}} \\ A_{d2} = \left.\frac{v_{o2}}{v_{id}}\right|_{\substack{v_{ic}=0 \\ (v_{i2}=-v_{i2})}} = \left.\frac{v_{o2}}{v_{i1}-v_{i2}}\right|_{v_{i1}=-v_{i2}} = \left.-\frac{v_{o2}}{2v_{i2}}\right|_{v_{i1}=-v_{i2}} \\ A_{c1} = \left.\frac{v_{o1}}{v_{ic}}\right|_{\substack{v_{id}=0 \\ (v_{i1}=v_{i2})}} = \left.\frac{v_{o1}}{(v_{i1}+v_{i2})/2}\right|_{v_{i1}=v_{i2}} = \left.\frac{v_{o1}}{v_{i1}}\right|_{v_{i1}=v_{i2}} \\ A_{c2} = \left.\frac{v_{o2}}{v_{ic}}\right|_{\substack{v_{id}=0 \\ (v_{i1}=v_{i2})}} = \left.\frac{v_{o2}}{(v_{i1}+v_{i2})/2}\right|_{v_{i1}=v_{i2}} = \left.\frac{v_{o2}}{v_{i2}}\right|_{v_{i1}=v_{i2}} \end{cases}$$

Scenario 1:
Ingresso puramente differenziale ($v_{i1} = -v_{i2} \Rightarrow v_{id} = 2v_{i1} = 2v_{i2}$, $v_{ic} = 0$).
Questo fa sì che $i_{E1} = -i_{E2}$ (per simmetria del circuito). Quindi sul resistore r_d si crea la tensione $v_E = (i_{E1} + i_{E2}) \cdot r_d = (-i_{E2} + i_{E2}) r_d = 0$



$\Rightarrow$ si può quindi vedere il circuito come aperto

$A_{v_i}^{CA} = \frac{v_{o1}}{v_{i1}} \simeq -g_m R_C \Rightarrow A_{d1} = \frac{v_{o1}}{2v_{i1}} = \frac{-g_m \cdot R_C}{2}$

$A_{v_i}^{CA} = \frac{v_{o2}}{v_{i2}} \simeq -g_m R_C \Rightarrow A_{d2} = \frac{-v_{o2}}{2v_{i2}} = \frac{g_m \cdot R_C}{2}$

$\Rightarrow A_{d1} = -A_{d2} = \frac{-g_m \cdot R_C}{2}$

$\Rightarrow$ il modo differenziale viene ben amplificato

Scenario 2:
Ingresso di puro modo comune ($v_{i1} = v_{i2} \Rightarrow v_{id} = 0$, $v_{ic} = v_{i1} = v_{i2}$).
Siccome $v_{i1} = v_{i2} \Rightarrow i_{E1} = i_{E2} \Rightarrow v_E = (i_{E1} + i_{E2}) \cdot r_d \equiv 2 i_{E1} r_d \equiv 2 i_{E2} r_d \Rightarrow$ *

$\Rightarrow$ *



$A_{Vi}^{CA} = \frac{v_{o1}}{v_{i1}} \simeq -\frac{R_C}{2r_d} \Rightarrow A_{c1} = \frac{v_{o1}}{v_{i1}} = -\frac{R_C}{2R_d}$

$A_{Vi2}^{CA} = \frac{v_{o1}}{v_{i2}} \simeq -\frac{R_C}{2r_d} \Rightarrow A_{c2} = \frac{v_{o2}}{v_{i1}} = -\frac{R_C}{2R_d}$

$\Rightarrow A_{c1} = A_{c2} = -\frac{R_C}{2r_d}$

$\Rightarrow$ il modo comune viene ben attenuato (r_d idealmente ∞, praticamente molto grande)

Riassumo:
La realizzazione circuitale di un amp. differenziale consiste nel fornire a due rami simmetrici lo stesso corrente, quando poi uno dei due segnali (V_{i1} o V_{i2}) cambia, un ramo assorbe più corrente dell'altro (grazie al generatore di corrente), facendo calare uno delle due uscite e aumentando proporzionalmente l'altra.
Per linearizzare un comportamento attorno al punto Q, linearizziamo tutto come visto nel capitolo sulla linearizzazione e valutiamo i due casi estremi: puro ingresso differenziale e puro modo comune. Concludiamo che il modo differenziale viene amplificato molto bene e quello comune viene attenuato ($A_{d\uparrow}$, $A_{c\downarrow}$). Quindi il chip è ottimo ($\frac{|A_d|}{|A_c|}$) (a meno se si cresce alla frequenza propria (dimostrato con GBP)).

FULLY DIFFERENTIAL AMPLIFIER

L'uscita dell'amp. diff è esso stesso differenziale. Propagandole su un ulteriore differenziale connesso in cascata, a singola uscita, si ottiene la "differenza utile".
L'idea è:

v_{i1}, v_{i2} — $v_{o1} = A_{d1} \cdot v_{id} + A_{c1} \cdot v_{ic}$, $v_{o2} = A_{d2} \cdot v_{id} + A_{c2} \cdot v_{ic}$ — 1, 2

$1 = A_{dd} \cdot v_{id} + A_{dc} \cdot v_{ic}$ $\quad A_{dd} = A_{d1} - A_{d2} = -g_m R_C$ $\quad A_{dc} = A_{c1} - A_{c2} = 0$

$2 = A_{cd} \cdot v_{id} + A_{cc} \cdot v_{ic}$ $\quad A_{cd} = \frac{A_{d1} + A_{d2}}{2} = 0$ $\quad A_{cc} = \frac{A_{c1} + A_{c1}}{2} = -\frac{R_C}{2r_d}$

↳ se lo stadio era bilanciato,

$v_{o1} = -\frac{g_m R_C}{2} v_{id} \ominus \frac{R_C}{2r_d} v_{ic}$ (A_{d1}, A_{c1})

$v_{o2} = \frac{g_m R_C}{2} v_{id} \ominus \frac{R_C}{2r_d} v_{ic}$ (A_{d2}, A_{c2})

→ nel secondo differenziale entra lo stesso "disturbo" su entrambi i rami

$\Rightarrow v_{od}(1) = A_{dd} \cdot v_{id}$ $\quad v_{oc}(2) = A_{cc} \cdot v_{ic}$ $\Rightarrow$ in uscita dal secondo si hanno diff. e hanno solo il contributo diff. e il contributo di modo comune separati su due uscite diverse

RESISTENZA DI INGRESSO DIFFERENZIALE

Come visto è per definizione $R_{id} = \left.\frac{v_{id}(t)}{i_{id}(t)}\right|_{v_{ic}=0}$



Siccome è puro modo differenziale $v_{i1} = r_{BE} \cdot i_{i1}$ e $v_{i2} = r_{BE} \cdot i_{i2}$, ($r_{BE}$ r. interna BJT linearizzato),
$R_{id} = 2 \cdot r_{BE}$

RESISTENZA DI MODO COMUNE

Come visto è per definizione $R_{ic} = \left.\frac{v_{ic}(t)}{i_{ic}(t)}\right|_{v_{id}=0}$



Siccome è puro modo comune $v_{i1} = (r_{BE} + (\beta_0 + 1) \cdot 2(r_d) \cdot i_{i1}$,
$v_{i2} = (r_{BE} + (\beta_0 + 1) \cdot 2(r_d) \cdot i_{i2}$.
(r_{BE} r. interna BJT linearizzato),
$R_{ic} = r_{BE} + (\beta_0 + 1) \cdot 2r_d \gg R_{id}$

↳ La R_{ic} è talmente grande che non viene neanche disegnata nel circuito equivalente



STADIO ELEMENTARE BJT A COLLETTORE COMUNE



Viene usato accanto al OPAMP sia come stadio di ingresso/uscita per amplificatori di tensione sia come stadio di "traslazione di livello" per via di 3 sue proprietà:

- Emitter Follower
- Current Booster
- Alta resistenza di ingresso e bassa resistenza di uscita

EMITTER FOLLOWER

Il BJT CC ha $V_o(t) = V_i(t) - V_{BE}$. In RAD $V_{BE} \sim V_{BE,\gamma}$. Quindi non c'è guadagno di tensione ($A_V = 1$). Per $V_i \leq V_{BE,\gamma}$ il BJT è off. Per $V_i > V_{BE,\gamma}$ è in RAD. Essendo poi $V_{CE} = V_{CC} - V_o$, ne segue che $V_o^{max} = V_{CC} - V_{CE}^{SAT}$. È un Emitter Follower nel senso che ciò che accade sull'ingresso (prelevato dall'Emettitore) si ripercuote uguale sull'uscita (in RAD)



CURRENT BOOSTER

Nonostante il guadagno di tensione sia unitario, il BJT-cc offre un elevato guadagno di corrente.



Ponendolo in cascata con dei BJT-EC, il guadagno di tensione in uscita sarà quello in ingresso (A_V, grande grazie ai BJT-EC) e la corrente sarà molto amplificata dal BJT-cc. Come risultato, si avrà alta potenza in uscita.

ALTA RESISTENZA DI INGRESSO E BASSA RESISTENZA DI USCITA IN CENTRO BANDA



← Circuito equivalente alle variazioni di un BJT-cc.

$v_i = r_{BE} \cdot i_i + (\beta_0 + 1) \cdot i_i \cdot (r_{CE} /\!/ R_L)$. $R_i = \left.\frac{v_i}{i_i}\right|_{R_L} = r_{BE} + (\beta_0 + 1)(r_{CE} /\!/ R_L)$ ← molto più alta di quella del BJT-EC alle variazioni (r_{BE})

$R_0 \simeq \frac{r_{BE} + R_S}{\beta_0 + 1}$ ← piccolissima (qualche Ω)

↑ ~ 10 kΩ

Si può per ciò usare un BJT-cc sia come stadio di ingresso (offre R_i molto alta, ideale), sia come stadio di uscita (→ e non altera la v_i ($A_V \sim 1$) (R_0 molto bassa + corrente Booster)



STADIO DI USCITA A SIMMETRIA COMPLEMENTARE





Spesso in realtà in uscita si usa un doppio BJT-cc (detto push-pull), uno NPN e l'altro PNP, con il vantaggio di poter far passare segnali alternati.



Il problema che si ha è che nel range $V_i \in [-V_{BE,2}, V_{BE,1}]$, $V_o = 0$, per cui V_o viene distorto. Una modifica che si può fare è il "Push-Pull di classe B": i diodi, grazie alla loro tensione di soglia vanno ad "annullare" la soglia $V_{BE,\gamma}$ (~).



CONDIZIONAMENTO DEI SEGNALI – 1

Lo scopo sarà descrivere meglio gli OPAMP e vedere come realizzare alcuni circuiti con essi

INTRODUZIONE



Sia $v_{id} = v_1 - v_2$. Ci sono due possibili configurazioni dell'OPAMP. Funzionano da amplificatori di tensione differenziale (che a un certo saturano).

Gli OPAMP hanno due applicazioni fondamentali:

- Quasi lineari: operano su piccoli segnali attorno al punto Q (definito l.c. $v_{id} = 0$ in Q). Si usa in retroazione (ha dei benefici)
- Comparatori di tensione: sfruttano i rami saturati per eseguire confronti tra una V_i e una V_{REF} (applicate agli ingressi). Si usa in OPEN-LOOP

AMPLIFICATORE INVERTENTE CON OPAMP IN FB



Vincolo imposto dal circuito esterno sull'OPAMP

Analisi AC: supponiamo un ingresso sinusoidale $v_i(t)$:

Tramite LKC troviamo che il circuito impone sull'OPAMP il vincolo $v_{id} = \frac{R_2}{R_1 + R_2} \cdot v_i + \frac{R_1}{R_1 + R_2} \cdot v_o$

L'OPAMP impone invece $v_o = A_d \cdot v_{id} + v_o^0$ ← OFFSET

$\Rightarrow v_o = A_d \cdot \frac{R_2}{R_1 + R_2} \cdot v_i + A_d \cdot \frac{R_1}{R_1 + R_2} \cdot v_o + v_o^0 \Rightarrow$ $\boxed{v_o = \frac{A_d \cdot \frac{R_2}{R_1 + R_2}}{1 - A_d \cdot \frac{R_1}{R_1 + R_2}} \cdot v_i + \frac{v_o^0}{1 - A_d \cdot \frac{R_1}{R_1 + R_2}}}$ ← Risposta del circuito in centro banda

Generalizzando e escludendo l'OFFSET



$\dot{V}_o(jf) = \frac{\dot{A}}{1 + \dot{A}\dot{H}} \cdot \dot{V}_i$, $\dot{T}(jf) = \frac{\dot{V}_o(jf)}{\dot{V}_i(jf)} = \boxed{\frac{\dot{A}(jf)}{1 + \dot{A}(jf) \cdot \dot{H}(jf)}}$

↳ ≡ F di CAT 2 ↑ espressione della retroazione con blocchi

NOTA SULLA TERMINOLOGIA:
Open-loop = catena che va a torcia nel modo sommatore

Definiamo poi $\dot{F}(jf) = \dot{A}(jf)\dot{H}(jf)$ la funzione ad anello aperto (≡ L(jf) di CAT 2)

Come sappiamo, se $|\dot{F}(jf)| = |\dot{A}(jf)\dot{H}(jf)| \gg 1$, allora $\dot{T}(jf) = \frac{1}{\dot{H}(jf)}$, ovvero il rapporto ingresso-uscita dipende praticamente solo dal circuito di FB, ovvero dalle reti. Stante. $|\dot{A}(jf)\dot{H}(jf)| \gg 1$ significa "guadagno ad anello aperto molto grande", ed è proprio il motivo per cui usiamo un OPAMP. Nota che chiaramente alla fine il guadagno ($\frac{1}{\dot{H}}$) sarà minore, ma poco importa, perché non essendo più dipendente da $\dot{A}$ significa che eventuali variazioni parametriche vengono ~ annullate.

Analisi in centro banda:

Siccome $v_o = \frac{A_d \cdot \frac{R_2}{R_1 + R_2}}{1 - A_d \cdot \frac{R_1}{R_1 + R_2}} \cdot v_i$, e $v_o = \frac{A}{1 + AH} v_i$, si deduce che $F = AH = -A_d \frac{R_1}{R_1 + R_2}$ ← A_d è il guadagno dell'OPAMP, per cui $F \gg 1$ → *

$* \longrightarrow v_o = \dfrac{A_d \cdot \frac{R_2}{R_1+R_2}}{1 - A_d \cdot \frac{R_1}{R_1+R_2}} \cdot v_i \simeq v_o = \dfrac{A_d \cdot \frac{R_2}{R_1+R_2}}{-A_d \cdot \frac{R_1}{R_1+R_2}} \cdot v_i \Rightarrow \dfrac{v_o}{v_i} = T = \dfrac{1}{H} = -\dfrac{R_2}{R_1}$

Nota che non si è considerato l'OFFSET, perché per $A_d \uparrow\uparrow$, $\dfrac{v_o^0}{1 - A_d \cdot \frac{R_1}{R_1+R_2}} \to 0 \Rightarrow$ l'OFFSET viene parecchio attenuato

Nota che inoltre in condizioni di desensibilizzazione $v_{id} = \dfrac{R_2}{R_1+R_2} \cdot v_i + \dfrac{R_1}{R_1+R_2} \cdot v_o = \dfrac{R_2}{R_1+R_2} \cdot v_i + \dfrac{R_1}{R_1+R_2} \cdot \left(-\dfrac{R_2}{R_1}\right) v_i = 0V$.
Questa condizione è detta "cortocircuito virtuale" (CCV),
perché in realtà i due morsetti sono semplicemente (R_id ↑↑) ma sono entrambi allo stesso tensione.
Dunque, recap:

Condizioni di desensibilizzazione = $A_d \to \infty$ — comporta →
- $v_o = -R_2/R_1 \, v_i$ (H)
- $v_{id} = 0$ "CCV"

→ Poiché $\varepsilon = V_i - H \cdot V_o$, per $|AH| \to \infty$, $V_o = \frac{1}{H} \cdot V_i$ ⇒ $\varepsilon = 0$ (errore)

CALCOLO RESISTENZA DI INGRESSO



In condizioni di CCV con v^+ a 0V (⇒ v^- a 0V), R_i è semplicemente R_1.
In generale invece $(\dots)$ $R_i = R_1 + \dfrac{R_2 + R_{o,OA}}{1 - A_{d,OA}^{CA}}$



CALCOLO RESISTENZA DI USCITA



R_o va valutata a segnale spento ($v_s = 0$).

$i_{R_1} = -i_i = \dfrac{v^- - v_s}{R_s + R_1} \overset{CCV}{=} 0 = i_{R_2} \Rightarrow v_o = R_1 \cdot i_{R_2} = 0 \Rightarrow R_o = \left.\dfrac{v_o}{i_o}\right|_{v_s = 0} = 0$

CONSIDERAZIONI SULLE RESISTENZE

$R_i = R_1$ e $R_o = 0\,\Omega$ (in condizioni di desensibilizzazione). Siccome $v_o = -\frac{R_2}{R_1} \cdot v_i$, bisogna scegliere R_1 abbastanza grande da gestire gli effetti di carico ma non troppo in modo da mantenere comunque adeguato il guadagno

CIRCUITI DERIVATI DAL OPAMP INVERTENTE



Sommatore di tensioni
Ipotesi: CCV e $v^- = v^+ = 0V$, $v_o = -\left(\dfrac{R}{R_1} v_{i1} + \dfrac{R}{R_2} v_{i2} + \dots\right)$



Invertitore di fase
Ipotesi: CCV e $v^- = v^+ = 0V$, se $R_2 = R$ allora $v_o = -\frac{R}{R} v_i \Rightarrow v_o = -v_i$



Integratore di tensione
Ipotesi: CCV e $v^- = v^+ = 0V$, OPAMP opera sempre in campo lineare ma la relazione I/O dell'intero circuito dipende dalla $\mathcal{F}$ ⇒ vanno usati i fasori

$\dot{I}_i(\omega) = j\omega C \cdot \dot{V}_C(\omega)$
$\dot{V}_C(\omega) = \dot{V}^- - \dot{V}_o(\omega)$
$\Rightarrow \dfrac{\dot{V}_i(\omega)}{R} = j\omega C \cdot \dot{V}_o(\omega) \Rightarrow \dot{V}_o(\omega) = -\dfrac{1}{RC} \cdot \dfrac{\dot{V}_i(\omega)}{j\omega} \overset{\mathcal{F}^{-1}}{=} V_o(t_0) - \dfrac{1}{RC} \int_{t_0}^{t} V_i(\tau)\, d\tau$

(condizionato $V_o(t_0)$)

Nota che integrando una V_i costante si ottiene una rampa



con $\tau_{LIM} = \dfrac{V_{cc}}{V_x} \cdot RC$

($V_x \equiv V_i$)



Derivatore di tensione
$\dots \Rightarrow \dot{V}_o(\omega) = -RC \cdot j\omega \cdot \dot{V}_i(\omega) \overset{\mathcal{F}^{-1}}{\Rightarrow} V_o(t) = -RC \cdot \dfrac{dV_i(t)}{dt}$

AMPLIFICATORE NON INVERTENTE CON OPAMP IN FB



La retroazione è sempre negativa. Tuttavia, in condizioni di desensibilizzazione, è dimostrabile che, in centro banda, $\frac{v_o}{v_i} = 1 + \frac{R_2}{R_1}$, e si ha CCV con $v_i = v^+ = v^- = \frac{R_1}{R_1+R_2} \cdot v_o$ (nota che qua su v^+ entra l'ingresso e v^- non è direttamente a 0V, per cui non vale l'assunzione $v^+ = v^- = 0V$)

Analisi completa

$v_{id} = v^+ - v^- = v_i - \frac{R_1}{R_1+R_2} v_o \Rightarrow v_o = A_d \cdot v_i - A_d \cdot \frac{R_1}{R_1+R_2} v_o + v_o^0 \Rightarrow v_o = \frac{A_d}{1 + A_d \cdot \frac{R_1}{R_1+R_2}} \cdot v_i + \frac{v_o^0}{1 + A_d \cdot \frac{R_1}{R_1+R_2}}$

In centro banda $F = A_d \cdot \frac{R_1}{R_1+R_2} \Rightarrow$ per $A_d \to \infty$ $T = \frac{1}{H} = 1 + \frac{R_2}{R_1}$

CALCOLO RESISTENZA DI INGRESSO E DI USCITA

L'unico resistore che incontra v_i è quello interno all'OPAMP ($R_{id} \to \infty$) $\Rightarrow R_i \to \infty$. $R_o = 0\,\Omega$ (circuito analogo al caso non invertente).

BUFFER (CIRCUITO SEPARATORE)



Supponendo sempre CCV, $V_o = 1 + \frac{R_2}{R_1} v_i$. $R_1 \to \infty$ e $R_2 \to 0 \Rightarrow v_o = v_i$

Il circuito è composto analogamente al BJT-CC (guadagno di tensione unitario, $v_o = v_i$, e anche da current booster, in quanto come sappiamo l'ultimo stadio dell'OPAMP è un BJT-CC) ma ha l'ulteriore vantaggio di non avere la distorsione che invece avevi il BJT-CC (dovuta a $V_{BE,\gamma}$).

Il Buffer è un OPAMP con retroazione unitaria ($A \equiv A_d$, $F = AH = A_d$, $H = 1$)

AMPLIFICATORE ALLE DIFFERENZE



$v^- = \frac{R_2}{R_1+R_2} v_{i1} + \frac{R_1}{R_1+R_2} v_o$ e $v^+ = \frac{R_4}{R_3+R_4} \cdot v_{i2}$ (ottenuto tramite sovrapp. degli effetti, spegnendo prima v_o e poi v_{i1})

Imponendo CCV: $v^- = v^+ \Rightarrow \dots \Rightarrow v_o = -\frac{R_2}{R_1}\left(v_{i1} - \frac{1 + R_1/R_2}{1 + R_3/R_4} \cdot v_{i2}\right)$

Questo circuito è importantissimo e può essere visto in due modalità:

- Se $\frac{R_1}{R_2} = \frac{R_3}{R_4}$, allora $v_o = -\frac{R_2}{R_1}(v_{i1} - v_{i2}) \Rightarrow$ amplificatore differenziale
- Se $\frac{R_1}{R_2} \neq \frac{R_3}{R_4}$ si dice "amplificatore alle differenze"

CASO AMPLIFICATORE DIFFERENZIALE

$\frac{R_1}{R_2} = \frac{R_3}{R_4}$. Ricaviamo R_{i1} e R_{i2} (resistenze viste dagli ingressi 1 e 2):



$R_{i1} = \left.\frac{v_{i1}}{i_{i1}}\right|_{v_{i2}=0}$ → presupponendo CCV $\Rightarrow v^+ = v^- = 0 \Rightarrow R_{i1} = R_1$

$R_{i2} = \left.\frac{v_{i2}}{i_{i2}}\right|_{v_{i1}=0}$ → presupponendo CCV $\Rightarrow R_{i2} = R_3 + R_4$

→ è un differenziale sub-ottimo: se R_3+R_4 è diverso da R_1, allora i due rami sono sbilanciati e si perde il senso del differenziale. (≡ "non un granché")

Deve inoltre valere $R_{i1} \gg R_{s1}$ e $R_{i2} \gg R_{s2}$. R_o è invece OK ($R_o = 0\,\Omega$)

Si può tuttavia migliorare il differenziale con 3 opamp, in un circuito che prende il nome di "Amplificatore per strumentazione"



Come abbiamo già fatto in passato studiamo l'uscita come sovrapposizione degli effetti di un puro modo comune e un puro modo differenziale:

- Puro modo diff.: $v_{i1} = -v_{i2}$. Assumendo CCV su ogni OPAMP, OA1: $v^- = v^+ = v_{i1}$ OA2: $v^- = v^+ = v_{i2}$.
  $i_R = \frac{v_{i1} - v_{i2}}{R} = \frac{v_{id}}{R}$. Per simmetria $v_{id}' = (R + 2R') \cdot i_R = \left(1 + \frac{2R'}{R}\right) v_{id}$ → guadagno differenziale pre stadio
  mentre $v_{ic}' = 0$ $\left(\begin{cases} v_{i1}' = v_{i1} + R' i_R \\ v_{i2}' = v_{i2} - R' i_R \end{cases} \Rightarrow \frac{v_{i1}' = \frac{v_{id}' + v_{ic}'}{2}}{\equiv \frac{v_{i1} + v_{i2}}{2} = \frac{v_{ic}}{2} = 0}\right)$
- Puro modo comune: $v_{i1} = v_{i2}$. Assumendo CCV su ogni OPAMP,
  OA1: $v^+ = v^- = v_{i1}$ OA2: $v^+ = v^- = v_{i2}$ $i_R = \frac{v_{i1} - v_{i2}}{R} = \frac{v_{id}}{R} = 0 \Rightarrow v_{ic}' = v_{ic}$ → guadagno di modo comune $= \frac{v_{ic}}{2} = 0$
  due pre-stadio $= 1$

$\Rightarrow$ sovrapponendo gli effetti $v_o = -\frac{R_2}{R_1} v_{id}' \Rightarrow v_o = -\frac{R_2}{R_1}\left(1 + \frac{2R'}{R}\right) \cdot v_{id}$

CASO AMPLIFICATORE ALLE DIFFERENZE



Al fine di sfruttare al meglio il convertitore AC/DC, in ingresso gli deve arrivare un segnale che $V_{ADC}(t) \in [0, V_{FS}]$ e che occupi il più possibile quell'ampiezza, in modo che possa essere campionato al meglio. Molto spesso però $V_S(t)$ usuali in un range $[V_{Smin}, V_{Smax}] \neq [0, V_{FS}]$. Allora va fatta un'amplificazione e una traslazione:

$\Rightarrow V_{ADC}(t)$ deve essere $V_{ADC}(t) = m \cdot V_S + q$ (amplificato di m e traslato di q). Siccome l'amp. alle differenze implementato la relazione $V_o = -\frac{R_2}{R_1} V_{i1} + \frac{1 + R_2/R_1}{1 + R_3/R_4} V_{i2}$, possiamo usarlo per porre $V_S(t)$ su uno dei due ingressi e una tensione V_{RIF} di riferimento per cercare OFFSET. A seconda che V_S debba essere amplificato/attenuato, alzato/abbassato, si collega $V_S(t)$ all'ramo invertente o meno (V_{RIF} nell'opposto, tanto può essere anche una tensione negativa).

Esempio:





Diodo come sensore di temperatura



Si trova $V_{ADC} = -20 V_S + 14$ (con i dati utilizzati).

Bisogna quindi far sì che

$\frac{1 + R_2/R_1}{1 + R_3/R_4} \cdot V_{RIF} = 14$ e $-\frac{R_2}{R_1} = -20$

COMPENSAZIONE DEGLI OPAMP

L'OPAMP ha di suo intrinseco un comportamento passa-basso "brusco": ha tanti poli che intervengono tutti da lì in poi di modulo vicini tra loro. Il criterio di Nyquist-Bode afferma che se un open loop ha poli a $Re \leq 0$ e guadagno statico positivo (cosa che è il caso di $A \cdot H$) allora condizione necessaria e sufficiente affinché la retro sia stabile è che il margine di fase M_f dell'open loop sia > 0. Ricordando che M_f è la fase da quando il modulo di $A = 0$ a quando la fase è 180°, l'OPAMP rischia di essere instabile (②).



L'idea è introdurre un polo a frequenza "bassa" (f_{OL}) in modo da migliorare il margine di fase e rendere stabile l'OPAMP.

L'introduzione è detta "compensazione".

Sappiamo che in centro banda il guadagno open loop del circuito è proporzionale a quello dell'OPAMP (es. non invertente: $|A_0| = \frac{R_2}{R_1 + R_2} |A_{d,0}^{OA}|$, buffer: $|A_0| = |A_{d,0}^{OA}|$) (usiamo il pedice "0" solo per indicare che è il guadagno statico). In generale quindi in centro banda $|A_0| = W |A_{d,0}^{OA}|$

Dicendo $f_{OL} = f_{OL}^{OA}/W$ la f di α in open loop dato il polo sull'OPAMP, abbiamo che $|A_0| \cdot f_{OL} = |A_{d,0}^{OA}| \cdot f_{OL}^{OA}$ (i prodotti guadagno-banda coincidono).

Consideriamo $A(f)$ con un solo polo $A(f) = \frac{A_0}{1 + j f/f_{OL}}$ ($A(f) = A_0$ per $f \ll f_{OL}$, poi $A(f) \simeq \frac{A_0}{1 + jf}$)

$$T(f) = \frac{A(f)}{1 + A(f) \cdot H} = \frac{\frac{A_0}{1 + j f/f_{OL}}}{1 + \frac{A_0}{1 + j f/f_{OL}}}$$

definendo poi $T_0 = \lim_{f \to 0} T(f) = \frac{A_0}{1 + A_0 \cdot H}$



non compensato



compensato

Quindi: il prodotto guadagno banda closed loop è uguale a quello open loop.

Al fine di garantire stabilità, devo limitare un po la banda. Se aumento il guadagno, calo la banda passante.

↳ Si definisce GBP (Gain Band Product) il prodotto $|T_0| \cdot f_{CL}$.

es. per un invertente: $T_0 = -\frac{R_2}{R_1}$ → avrò banda passante $f_{CL} = \frac{GBP}{R_2/R_1}$

per un buffer, $T_0 = 1 \Rightarrow f_{CL} = GBP$

posso riscrivere $T(f) \simeq \frac{T_0}{1 + jf/f_{CL}}$ con $f_{CL} = f_{OL}(1 + A_0 \cdot H)$

$\Rightarrow |T_0| \cdot f_{CL} = |A_0| \cdot f_{OL} = |A_{d,0}^{OA}| \cdot f_{OL}^{OA}$ (CL = closed loop; $\simeq \frac{1}{H}$ se accensibilità zero)

↳ = banda closed loop = banda OPEN LOOP

Riassumendo: OPAMP instabile per via dei poli ad alta frequenza ⇒ introduco un polo a bassa frequenza ⇒ lo rendo stabile ma abbasso la banda passante ⇒ l'effetto si manifesta anche in retro

---

OPAMP COME COMPARATORE DI TENSIONE

È l'altro utilizzo degli OPAMP (finora abbiamo visto l'utilizzo quasi-lineare) che sfrutta la "saturazione" dell'OPAMP





Se la retroazione è sufficientemente ripida (= guadagno elevato) allora in uscita verrà prodotta un'onda quadra (onda impulsiva).



Nello specifico, supponiamo di applicare in ingresso al OPAMP un segnale sinusoidale e uno di riferimento. Se $V_i(t) > V_{RIF} \Rightarrow V_{id} > 0 \Rightarrow V_o \sim V_{cc}$

Se $V_i(t) < V_{RIF} \Rightarrow V_{id} < 0 \Rightarrow V_o \sim -V_{cc}$ (o 0V)

supponendo la curva ideale del OPAMP

SLEW RATE



Le transizioni rail-to-rail non sono istantanee. Si definisce "slew rate" il "caso peggiore di velocità": $\sigma = \max \left| \frac{dV_o(t)}{dt} \right|$. Nota che la compensazione dell'OPAMP aumenta lo slew rate, inoltre, da comparatori, gli OPAMP lavorano in regime non lineare ("grandi" segnali e rapide transizioni) e spesso in open loop o in retroazione positiva ⇒ non è necessario siano stabili ⇒ quando usati come comparatori gli OPAMP NON vengono compensati.

Limiti dovuti allo slew rate:



Applico un gradino

↓

transitorio $\tau = \frac{2V_{CC}}{\sigma}$



Applico una sinusoide

La sinusoide ha il massimo quando interseca l'asse x.

Presupponiamo il caso in cui la sinusoide è talmente piccola da rimanere tra $-\frac{V_{CC}}{A_d}$ e $\frac{V_{CC}}{A_d}$. Teoricamente V_o dovrebbe essere la stessa identica sinusoide ma non amplificata $-V_{CC} \to V_{CC}$. Si nota però che lo slew rate causa un limite alla frequenza massima a cui V_i può oscillare: $\max \left| \frac{dV_o}{dt} \right| = 2\pi f_o V_{CC} \Rightarrow f_{max} = \frac{\sigma}{2\pi V_{CC}}$

↑

Se troppo alto ⇒ $V_o \neq V_i$

viene "tagliato" dove la pendenza è più alta

PROBLEMI DEL COMPARATORE



Il fatto che la soglia sia un unico valore indica che il comparatore è estremamente sensibile a piccole variazioni. Può essere reso meno sensibile tramite "Trigger di Schmitt"

TRIGGER DI SCHMITT

Consiste nell'usare OPAMP in retroazione (invertente o meno) per porre una doppia soglia.

PREMESSA: EFFETTO DI UNA V_{RIF} SULL'INVERTENTE



Immaginiamo CCV con $V^+ = V_{RIF}$ (non più a GND):

$V^- = \frac{R_2}{R_1+R_2} V_i + \frac{R_1}{R_1+R_2} V_o = V^+ = V_{RIF} \Rightarrow \dots \Rightarrow V_o = \left(1+\frac{R_2}{R_1}\right) V_{RIF} - \frac{R_2}{R_1} V_i \equiv V_o = -\frac{R_2}{R_1}\left[V_i - \left(1+\frac{R_1}{R_2}\right)V_{RIF}\right]$

La curva dell'OPAMP invertente nella zona "lineare" è traslata di un offset pari a $\left(1+\frac{R_1}{R_2}\right)V_{RIF} \equiv V_i^\circ$

$\Rightarrow$



Inoltre si nota che $\Delta V_i = \frac{R_1}{R_2} V_{CC}$

Il trigger di Schmitt è esattamente questa configurazione MA con i morsetti invertiti ⇒ retroazione positiva ⇒ instabilità





Tale circuito presenta un ramo (3) con guadagno $-\frac{R_2}{R_1}$ come visto sopra, nell'intorno della configurazione $V_{id}=0$. A fronte di una perturbazione il sistema, in quanto instabile, porta V_o a una delle due posizioni stabili, $+V_{CC}$ o $-V_{CC}$ "circuito bistabile".

Analisi della caratteristica statica

$V^+ = \frac{R_2}{R_1+R_2} V_i + \frac{R_1}{R_1+R_2} V_o > V_{RIF}$ ← supponiamo di partire da $V_o = V_{CC}$

RAMO 1: $V_o = V_{CC}$ ($= 1 + \frac{R_1}{R_2}$)

$\Rightarrow V_i > \frac{R_1+R_2}{R_1} V_{RIF} - \frac{R_1}{R_2} V_{CC} = V_i^\circ - \Delta V_i \doteq V_{IL}$ ($V_o = -V_{CC}$) — V_o si conserva $= V_{CC}$ fino a che $V_i > V_{IL}$

RAMO 2: $V_i < \frac{R_1+R_2}{R_1} V_{RIF} + \frac{R_1}{R_2} V_{CC} = V_i^\circ + \Delta V_i \doteq V_{IH}$ — V_o si conserva $= -V_{CC}$ finché $V_i < V_{IH}$



Si definisce $V_{i,H} - V_{i,L} \equiv 2\Delta V_i \equiv 2\frac{R_1}{R_2} V_{CC}$ "ampiezza della isteresi"

COMPORTAMENTO DI STABILE E ISTERESI



Il fatto che la caratteristica DC non dipenda solo dall'ingresso ma anche dal "verso di percorrimento" dell'ingresso è detto "isteresi"

GENERATORE DI ONDE TRIANGOLARI



→ Circuito instabile (oscillatore) "autosostenuto". Il trigger fornisce valori costanti $\pm V_{CC}$ e l'integratore, come visto, la trasforma in rampa.



- in $t_0 = 0$: (supponiamo il trigger inizialmente low)

$V_{TR}(0) = V_{TR,L}$, $V(0^-) = -V_{CC}$, $V(0^+) = +V_{CC} = -V_{CC}$

poi a $\forall t > 0^+ \Rightarrow V_{TR}(t) = V_{TR}(0) - \frac{1}{RC}\int_{0^+}^{t} V(\tau)\,d\tau \Rightarrow V_{TR}(t) = V_{TR,L} + \frac{V_{CC}}{RC}\cdot t$ (rampa)





- in $t = t_1$ (quando $V_{TR}(t) = V_{TR,H}$)

(...) $V_{TR}(t) = V_{TR,H} - \frac{V_{CC}}{RC}(t - t_1)$



CONSIDERAZIONI: V_{TRH} e V_{TRL} (quanto sale e quanto scende V_{TR}) è dato da V_{CC} e $-V_{CC}$. Si definisce tensione picco-picco $V_{TR,pp}$ la differenza tra V_{TRL} e V_{TRH} $\Rightarrow V_{TR,pp} = 2 \cdot \frac{R_1}{R_2} V_{CC}$ e corrisponde al valore di isteresi del trigger. Il periodo dell'onda è invece $T = \frac{2RC\,V_{TR,pp}}{V_{CC}}$.

CONVERTITORE SWITCHING DC/DC

PWM (Pulse Width Modulation)

È un tipo di modulazione in cui la portante è un'onda impulsiva e la grandezza modulata è il duty-cycle $\delta(t) = \frac{W(t)}{T}$, ovvero la percentuale di periodo per cui il segnale è alto.



Questo tipo di segnale è ampiamente usato in applicazioni dette "switching" o "in commutazione", circuiti ad alto rendimento in quanto (idealmente) non dissipano potenza a differenza delle operazioni basate sul comportamento quasi-lineare dei transistor.



← L'ampiezza del segnale $V_S(t)$ rideva il duty cycle



← portante (a frequenza molto più alta rispetto a quella del segnale)

MODULATORE PWM ANALOGICO



Si usa come riferimento un segnale a onda triangolare (generato ad esempio con il circuito visto prima) e come ingresso il segnale da modulare. Essendo quest'ultimo molto più lento dell'onda triangolare, può essere considerato costante rispetto all'onda. Un comparatore si occupa poi di produrre uscita alta quando $V_S > V_{TR}$ $(V_{id} > 0)$ e viceversa. Chiaramente $V_S(t)$ cambia nel tempo, dunque su tanti periodi si percepisce la variazione di larghezza dell'impulso.



Essendo un triangolo, $\frac{V_S(t)}{W(t)} = \frac{V_{TR,pp}}{T_{TR}}$ ←

Essendo poi $\delta(t) = \frac{W(t)}{T_{TR}} \Rightarrow \delta(t) = \frac{1}{V_{TR,pp}} \cdot V_S(t)$

→ la larghezza dell'impulso (il duty cycle) è proporzionale all'ampiezza del segnale

DEMODULAZIONE PWM



Si tratta di ricostruire il segnale $V_S(t)$ a partire dal segnale modulato.

Si può fare andando a calcolare il valor medio di ogni lasso temporale $t \div t + T_{PWM}$.



⇒ ← il valore di $V_O(t)$ a ogni istante è il valor medio di un periodo a partire da quel t

Questo processo si chiama "ricostruzione del valor medio a finestra mobile"

$V_O(t) = \frac{1}{T_{PWM}} \cdot \int_t^{t+T_{PWM}} V_{PWM}(\tau)\,d\tau = \frac{V_{CC} \cdot W(t)}{T_{PWM}} = V_{CC} \cdot \delta(t) = \frac{V_{CC}}{V_{TR,pp}} \cdot V_S(t)$ ← Il vout finale non è esattamente $V_S(t)$ ma è proporzionale

REGOLATORI DI TENSIONE



$V_o(V_A, V_C, I_o, T)$

BUCK CONVERTER (CONVERTITORE SWITCHING DC/DC



← Qui ad esempio usiamo un MOSFET.
Il diodo è detto "di flyback"

HIGH SIDE DRIVER



Il MOSFET non è in realtà collegato direttamente al segnale PWM. Questo perché nel momento in cui il MOSFET si chiude, il nodo A va a tensione V_A, per cui la V_{GS} necessaria a mantenere ON il MOSFET non è più solo $V_{GS,ON}$ ma $V_{GS,ON} + V_A$





Siamo V_L e V_H i valori alto-basso del segnale PWM.
$V_L \rightarrow$ switch-OFF, $V_H \rightarrow$ switch-ON

- SWITCH-ON: V_x diventa $\sim V_A$. Il diodo è polarizzato inversamente, dunque OFF. I_A scorre nell'induttore $\Rightarrow I_C(t) = I_R(t)$.
- SWITCH-OFF: l'induttore abbassa V_x al punto da polarizzare il diodo in FWD. Nella fase in cui non c'è alimentazione, il carico continua a essere alimentato



La tensione misurata sul nodo x è ancora PWM con lo stesso duty-cycle di ingresso, ma con ampiezza imposta V_A. Se l'ingresso $V_C(t)$ era costante, allora demodulare il segnale PWM restituisce proprio una costante, di tensione diversa però in quanto l'ampiezza è data da V_A.

La demodulazione è fatta proprio dal filtro LC, che ne estrapola il valor medio $\Rightarrow V_o(t) = \frac{V_A}{V_{TRI,pp}} \cdot V_C(t)$

L'enorme vantaggio di questo circuito è che la corrente scorre solo nel MOSFET (bassa dissipazione) nel condensatore (ideale) e nel diodo (bassa dissipazione) (la resistenza rappresenta il carico esterno quindi non fa parte del circuito) $\Rightarrow$ modulazione della tensione senza perdite! ($\sim$)

STESSO CIRCUITO COME AMPLIFICATORE

Si nota che lo stesso circuito può fungere da amplificatore calibrando $\frac{V_A}{V_{TRI,pp}} > 1$, sempre con il vantaggio di non dissipare potenza.



Sappiamo che V_x è un'onda quadra con stesso Φ del segnale PWM. In quanto onda quadra, contiene solo armoniche dispari. La prima è la V_C (valor medio), la seconda la fondamentale. (Ξf_{PWM})
Essendo LC un passo basso, più spostato f_0 a destra (più grande frequenza la PWM), più V_o sarà simile a V_C.

RIPPLE SULLA CORRENTE DELL'INDUTTORE E SULLA TENSIONE DI USCITA



← corrente sull'induttore $\Rightarrow$ siccome il valor medio di I_L coincide con quello della corrente di uscita I_o, anche V_o avrà un leggero ripple ↘



INTRODUZIONE SENSORI

SENSORI DIRETTI

Sia $X(t)$ la grandezza da osservare, $X(t) = X_0 + x(t)$. I sensori diretti forniscono una uscita in banda base (nella stessa banda di $X(t)$) senza bisogno di circuiteria esterna.

ESEMPI DI SENSORI DIRETTI:
TERMOCOPPIE: la differenza di temperatura fa sì che poli generi automaticamente una differenza di potenziale, una tensione poi amplificata
FOTODIODO: la luce modifica le caratteristiche di un diodo il cui package è trasparente

SENSORI INVERSI/PARAMETRICI

La grandezza $x(t)$ non va a modificare direttamente la tensione, quanto piuttosto una impedenza ($R/L/C$). La grandezza è poi misurata applicando tensione / circuiteria esterna e misurando come questo cambia al variare della grandezza.
Esempi: termistori, estensimetri, ...

SENSORI MODULANTI

Sono sensori nei quali la variazione del parametro ($R/C/L$) viene usata per modulare una frequenza portante f_c, con $f_c \gg B$ (banda di $x(t)$). Serve circuiteria per generare la portante e circuiteria per modularla.

MODULAZIONE AM (AMPLITUDE MODULATION)

Indichiamo con pedice "c" le grandezze relative alla portante.
Sia $V(t)$ l'ampiezza del segnale modulato finale. $V(t) = V_c + \Delta V(t)$ (V_c ampiezza fissa della portante, $\Delta V(t)$ tensione variabile ai capi dell'impedenza considerata. Possiamo anche scrivere $V(t) = V_c \cdot \left(1 + \frac{\Delta V(t)}{V_c}\right)$ dove $\frac{\Delta V(t)}{V_c}$ è chiaramente proporzionale a $x(t)$ ($\Delta V(t) = V(t) - V_c$). $v_{AM}(t) = V_c \cdot (1 + K x(t)) \cdot \cos(2\pi f_c t)$



CALCOLO DELLO SPETTRO DI UN SEGNALE MODULATO AM

$x(t) \overset{\mathcal{F}}{=} \int_{f_{min}}^{f_{max}} A_x(f)\cos(2\pi f t - \varphi_x(f))\,df$ (f_{min} e f_{max} estremi di B)

$\Rightarrow v_{AM}(t) = V_c \cos(2\pi f_c t) + K V_c \cos(2\pi f_c t) \cdot \int_{f_{min}}^{f_{max}} A_x(f)\cos(2\pi f t - \varphi_x(f))\,df$

→ scomponendo con la formula $\cos(\alpha)\cos(\beta) = \frac{1}{2}(\cos(\alpha-\beta) + \cos(\alpha+\beta))$

$\Rightarrow v_{AM}(t) = V_c \cos(2\pi f_c t) + \frac{KV_c}{2}\int_{f_{min}}^{f_{max}} A_x(f)\cos(2\pi(f_c - f)t + \varphi_x(f))\,df + \frac{KV_c}{2}\int_{f_{min}}^{f_{max}} A_x(f)\cos(2\pi(f_c + f)t - \varphi_x(f))\,df$

→ ponendo poi nel primo integrale $f_c - f = f' \Rightarrow f = f_c - f'$; $df = -df' \Rightarrow f_{min} \to f_c - f_{MIN}$, $f_{max} \to f_c - f_{max}$
e nel secondo integrale $f_c + f = f' \Rightarrow f = f' - f_c$; $df = +df' \Rightarrow f_{min} \to f_c + f_{MIN}$, $f_{max} \to f_c + f_{max}$

$\Rightarrow v_{AM}(t) = \overset{①}{V_c}\cos(2\pi f_c t) + \overset{②}{\frac{KV_c}{2}\int_{f_c - f_{max}}^{f_c - f_{min}}} A_x(f_c - f)\cos(2\pi f t + \varphi_x(f_c - f))\,df + \overset{③}{\frac{KV_c}{2}\int_{f_c + f_{min}}^{f_c + f_{max}}} A_x(f - f_c)\cos(2\pi f t - \varphi_x(f - f_c))\,df$

Questo calcolo per capire che lo spettro di un segnale modulato AM è fatto di 3 contributi:





↑ spettro di fase

← spettro di ampiezza

La riga della portante non porta informazione utile quindi viene talvolta soppressa (suppressed - carrier) (SC) es. AM-SC

Anche le due bande laterali portano in realtà lo stesso contenuto, e talvolta una viene soppressa (SSB) (single side Band)

MODULAZIONE FM

La modulazione avviene tramite deviazioni istantanee della frequenza: $v_{FM}(t) = V_c \cdot \cos(2\pi(f_c + \Delta f(t))t)$



← preso arbitrariamente come esempio, ma vale per un generico $x(t)$

Lo spettro di un segnale modulato FM è complicato e non lo facciamo.
La formula di Carson ci dice che la banda è $B_{FM} \simeq 2(\Delta f_{max} + B)$
(nota: è sempre l'ampiezza di $x(t)$ che modula)

MODULAZIONE PM

La modulazione avviene tramite deviazioni istantanee di fase: $v_{PM}(t) = V_c \cdot \cos(2\pi f_c t + \Delta\varphi(t))$
Fase e frequenza sono in realtà legate (ricordiamocelo appena formiamo onde)

VANTAGGI DELL'UTILIZZO DI SEGNALI MODULATI

- Flessibilità nel scegliere la portante e dunque la f a cui verrà trasmesso il segnale
- Più sensori possono trasmettere su uno stesso cavo tramite portanti a frequenze diverse
- Le antenne per la trasmissione delle onde EM devono avere dimensioni proporzionali alla lunghezza d'onda $\lambda = \frac{c}{f}$. Se si dovesse trasmettere direttamente $x(t)$ (f bassa) servirebbero antenne enormi, siccome invece $f_c \uparrow$ bastano antenne "piccole"



velocità della luce

SENSORI INDIRETTI A IMPEDENZA VARIABILE



In generale $\dot{z}(X)$ è funzione complessa di $\dot{X}(t)$. Tuttavia solitamente $X(t) = X_0 + x(t)$ presenta piccole variazioni $x(t)$ intorno a X_0. Quindi $\dot{z}(X) \simeq \dot{z}(X_0) + \left.\frac{d\dot{z}(X)}{dX}\right|_{X_0} \cdot x(t) = \dot{z}_0 + \Delta\dot{z}_0(x)$

$\equiv \dot{z}(X) = \dot{z}_0\left(1 + \frac{\Delta\dot{z}_0(x)}{\dot{z}_0}\right)$ con $\frac{\Delta\dot{z}_0(x)}{\dot{z}_0}$ proporzionale a $x(t)$ $\Rightarrow$ la chiamiamo K

$\Rightarrow \dot{z}(X) = \dot{z}_0(1 + K\,x(t))$

↳ "Coefficiente di sensibilità parametrico del sensore"

→ distinguiamo K a seconda del tipo di impedenza:

- CASO R: $\dot{z}(X) = R(X) \Rightarrow K_R = \frac{1}{R_0} \cdot \left.\frac{dR(X)}{dX}\right|_{X_0}$

K è sempre un parametro reale

- CASO L: $\dot{z}(X) = j\omega L(X) \Rightarrow K_L = \frac{1}{j\omega L_0} \cdot j\omega \cdot \left.\frac{dL(X)}{dX}\right|_{X_0} \Rightarrow K_L = \frac{1}{L_0} \cdot \left.\frac{dL(X)}{dX}\right|_{X_0}$

- CASO C: $\dot{z}(X) = \frac{1}{j\omega C(X)} \Rightarrow K_C = j\omega C_0 \cdot \frac{1}{j\omega} \cdot \frac{d}{dX}\left(C(X)^{-1}\right)\Big|_{X_0} \Rightarrow j\omega C_0 \cdot \frac{1}{j\omega} \cdot -\frac{1}{C_0^2} \cdot \left.\frac{dC(X)}{dX}\right|_{X_0} \Rightarrow K_C = -\frac{1}{C_0} \cdot \left.\frac{dC(X)}{dX}\right|_{X_0}$

GENERAZIONE DI SEGNALI MODULATI CON SENSORI PARAMETRICI



Servono il sensore e un generatore di forme d'onda

OSCILLATORE



Circuito autonomo con ingresso DC e uscita AC. Implementabile (ad esempio) con il seguente circuito:

es. un filtro LC



SENSORE PARAMETRICO CAPACITIVO





$C(X) = \epsilon \cdot \frac{S}{X}$ ← distanza tra le armature variabile

↳ GENERAZIONE DI SEGNALI MODULATI AM

$C(X) = \epsilon \cdot \frac{S}{X}$

oscillatore



tensione ai capi del condensatore = tensione in uscita

$\dot{z}(X) = \frac{1}{j2\pi f_c \cdot C(X)} = -\frac{j \cdot X}{2\pi f_c \cdot \epsilon \cdot S}$ infatti $\frac{1}{j} = \frac{1}{\sqrt{-1}} \cdot \frac{\sqrt{-1}}{\sqrt{-1}} = \frac{\sqrt{-1}}{-1} = -\sqrt{-1} = -j$

$\dot{V}(X) = \dot{z}(X) \cdot \dot{I}_A = -\frac{j \cdot X}{2\pi f_c \epsilon S} \cdot \dot{I}_A \Rightarrow$

$\Rightarrow v(t) = \mathrm{Re}\left\{\dot{V}(X) \cdot e^{j2\pi f_c t}\right\} = \frac{I_A}{2\pi f_c \cdot \epsilon S}(X_0 + x(t)) \cdot \cos\left(2\pi f_c - \frac{\pi}{2}\right)$

$X(t) = X_0 + x(t)$

$\dot{I}_A = I_A$ reale

$-j = e^{-j\pi/2}$!

GENERAZIONE DI SEGNALI MODULATI FM



Basta inserire un condensatore parametrico $C(X)$ (tipo il precedente) dentro al circuito dell'oscillatore (es. come C nel filtro LC

GENERAZIONE DI SEGNALI MODULATI PM

Si misura il ritardo di propagazione dell'onda elettromagnetica, ritardo dipendente proprio da $X(t)$.



$v_{RX}(t) = V_{RX} \cdot \cos\left(2\pi f_c t - 2\pi f_c \tau(X(t))\right)$

(es. Lidar, Sonar, Radar, ... usano il ritardo di trasmissione per misurare distanze)

↳ Trasmettitore di onde — ricevitore di onde

QUALITÀ DEI SEGNALI, INTERFERENZE, RUMORE

In ogni modo di un circuito è presente una componente utile e una componente di disturbo:

$V(t) = V_S(t) + V_D(t)$

Inoltre a ogni componente è associata una potenza. Es. un segnale V_S agli estremi di un resistore R produce una potenza

$$P_S = \lim_{T\to\infty} \frac{1}{T} \int_{-T/2}^{T/2} V_S \cdot I_S \, dt = \lim_{T} \frac{1}{R} \int V_S^2 dt = \frac{\langle V_S^2(t) \rangle}{R} \equiv \frac{V_{S,rms}^2}{R} \equiv \frac{V_{S\,EFF}^2}{R}$$

Tuttavia lo stesso vale anche per il disturbo: $P_D = \frac{V_{D,rms}^2}{R}$

La qualità di un segnale si misura con il rapporto tra le due: $\frac{P_S}{P_D} = \frac{V_{S,rms}^2}{V_{D,rms}^2}$ (nota: non dipende dal resistore, ha validità generale)

RUMORE E INTERFERENZA

A sua volta il disturbo si divide in rumore (nasce all'interno dei componenti elettronici, consiste in variazioni aleatorie) e interferenza (fonti esterne).

A loro volta le interferenze possono essere ambientali (temp., pressione, ...), meccaniche (es. vibrazioni che fanno toccare le armature di un condensatore) o elettriche (conduttiva, radiata, ESD).

RUMORE (NOISE)

Indichiamo con $V_N(t)$ la componente rumorosa del disturbo: $V(t) = V_S(t) + V_N(t)$ (trascuriamo l'interferenza per ora). Le oscillazioni delle grandezze elettriche dovute al rumore sono a valor medio nullo ($\langle V_n(t) \rangle = 0$). La potenza di rumore è invece non nulla ($\frac{\langle V_n^2(t) \rangle}{R} > 0$)

Il rumore può intervenire in modo additivo ($V(t) = V_S(t) + V_n(t)$) o moltiplicativo ($V(t) = V_S(t) \cdot V_n(t)$) (es. Jitter e Phase Noise)

RUMORE ADDITIVO

Può essere principalmente rumore termico o shot-noise

- RUMORE TERMICO: si osserva anche in assenza di correnti ai capi di un resistore a $T > 0K$ →



La potenza di tale rumore è $P_{D,N} = K \cdot T \cdot \Delta F$, con T temperatura, K costante di Boltzmann e ΔF banda su cui agisce il disturbo. Nota: il disturbo è BROADBAND (uguale a qualsiasi frequenza) ↓ occorrerà quindi limitare la banda del sensore al range strettamente necessario per non raccogliere rumore. Inoltre ci sarà un segnale minimo significativo per cui il rumore termico non introduce troppo. Tale segnale è detto "Minimum Detectable Signal" e decreta la cosiddetta "sensibilità del sensore"



I rumori BroadBand vengono anche detti "White-Noise"

- SHOT NOISE: si osserva nelle giunzioni PN, in presenza di corrente, per via del fatto che e^- e h^+ "vibrano", e durante quando attraversano la giunzione rischiano di rimbalzare avanti e indietro da esso causando degli "spari". Anche questo è un rumore BroadBand, che incide di più sui BJT che sui MOSFET.



- RUMORE FLICKER: è un rumore rosa (agisce solo su certe frequenze). È detto anche rumore 1/f per via del suo spettro

Conviene usare segnali modulati con $f_C \gg f_{CORNER}$

CIFRA DI RUMORE

Descrive quanto un apparato elettronico degrada la qualità del segnale: $F \doteq \frac{\left(\frac{P_S}{P_N}\right)_{IN}}{\left(\frac{P_S}{P_N}\right)_{OUT}}$ (idealmente $F = 1$)

LOW NOISE AMPLIFIERS

Amplificatori fatti per minimizzare il rumore. Realizzati con:
- Transistori FET (meno rumore BROADBAND)
- devono dissipare poco
- adatta anche alla impedenza di ingresso

ACQUISIZIONE DI SEGNALI CON SENSORI PARAMETRICI

SENSORI DOPPI

- 

POTENZIOMETRO: consiste sostanzialmente di una coppia di resistori. Aumentando uno diminuisce l'altro.

$R_1(X_1) = R_0 + \Delta R(X)$

$R_2(X_2) = R_0 - \Delta R(X)$

- 

SENSORE CAPACITIVO PARAMETRICO DOPPIO: due armature fisse e una mobile che regola le capacità dei due condensatori.

$C_1(X_1) = C_0 - \Delta C(X)$

$C_2(X_2) = C_0 + \Delta C(X)$

Vediamo come funzionano questi sensori doppi per eliminare le interferenze, rispetto a uno singolo (semplice)

SENSORE PARAMETRICO SEMPLICE



Se $\dot{Z}(X)$ è una resistenza $R(X)$ allora basta una alimentazione DC ($R(X)$ cambia direttamente e proporzionalmente la V in uscita). Se $\dot{Z}(X)$ è un condensatore o un induttore (che non vanno a incidere direttamente sull'uscita in modo proporzionale) allora serve una V_A alternata e un uscita modulata AM.



$$\dot{V}_S = \dot{V}_i\Big|_{i_i=0} = \frac{\dot{Z}(X)}{\dot{Z}_A + \dot{Z}(X)} \cdot \dot{V}_A \qquad \dot{Z}_S = -\frac{\dot{V}_i}{\dot{I}_i}\Big|_{V_A=0} = \dot{Z}_A /\!/ \dot{Z} = \frac{\dot{Z}_A \dot{Z}(X)}{\dot{Z}_A + \dot{Z}(X)}$$

(Nota: conviene scegliere $Z_A \sim Z_0$)

Supponiamo che il sensore dipenda da un'altra grandezza spuria (es. la temperatura).

$$\dot{V}_S = \frac{\dot{Z}(X,T)}{\dot{Z}_A + \dot{Z}(X,T)} \cdot \dot{V}_A \quad \text{e} \quad \dot{Z}_S = \frac{\dot{Z}_A \cdot \dot{Z}(X,T)}{\dot{Z}_A + \dot{Z}(X,T)}$$

$(\dot{Z}_0(T) = \dot{Z}(T)\big|_{X_0})$

Sviluppiamo $\dot{V}_S$ nell'intorno di piccole variazioni rispetto a X_0: $\dot{V}_S(X,T) \simeq \frac{\dot{Z}_0(T)}{\dot{Z}_A + \dot{Z}_0(T)} + \dot{S}_X(T_0) \cdot X$

↳ Termine utile non dipendente da T (T compare come infinitesimo di II ordine)

Il valor medio di $\dot{V}_S$ dipende dalla temperatura e diventa fonte di interferenza sulla stessa banda del segnale (o sulla modulazione AM nel caso capacitivo / induttivo) ⇒ un sensore singolo soggetto a temperatura ripone un offset "spurio" sull'uscita

Su un resistore si ha $V_S(X(t), T(t)) = V_{S0}(T(t)) + S_X(T_0) \cdot X(t)$ ← $V_{S0}(T(t))$ è un interferenza in banda base

Su un condensatore / induttore: $v_S(t) = \mathrm{Re}\{\dot{V}_S \cdot e^{j2\pi f_c t}\} = |\dot{V}_{S0}(T(t))| \cdot \cos(2\pi f_c t + \angle \dot{V}_{S,0}(T(t))) + |\dot{S}_X(T_0)| \cdot X(t) \cos(2\pi f_c t + \angle \dot{S}_X(T_0))$

modulazione spuria dalla portante ↑ ↓ termine utile

SCHEMA DI ACQUISIZIONE A MEZZO PONTE

Qui usiamo un sensore parametrico doppio



$\dot{Z}_A$ è una "sostituita" da uno dei due sensori.

Vediamo che $\dot{V}_S = \dot{V}_A \cdot \frac{\dot{Z}_0 + \Delta\dot{Z}(X)}{[\dot{Z}_0 - \Delta\dot{Z}(X)] + [\dot{Z}_0 + \Delta\dot{Z}(X)]} \Rightarrow \dot{V}_S = \frac{V_A}{2}\left(1 + \frac{\Delta\dot{Z}(X)}{\dot{Z}_0}\right)$

$= \frac{\dot{V}_A}{2} + \frac{\dot{V}_A}{2}\frac{\Delta\dot{Z}(X)}{\dot{Z}_0}$ ← $K \cdot X(t)$ — se entra una temperatura spuria, la due impedenze uguali la cancellano

Per sensori resistivi ($\dot{V}_A = V_{CC}$), $V_S(X(t)) = \frac{V_{CC}}{2} + \frac{V_{CC}}{2} K \cdot X(t)$

Per sensori capacitivi $v_S(t) = \frac{V_A}{2}(1 + KX(t)) \cdot \cos(2\pi f_c t)$

Cosa succede però in caso di una variazione spuria dell'alimentazione? (di V_A) (dovuto alle onde EM)

Sia $\dot{V}_A = \dot{V}_{A0} + \Delta\dot{V}_A(t)$ ← variazione spuria

Caso resistivo: $V_S(X(t)) \simeq \frac{V_{CC}}{2} + \frac{\Delta V_{CC}(t)}{2} + \frac{V_{CC} + \Delta V_{CC}(t)}{2} \cdot K \cdot X(t)$

interferenza in banda base ↑

($\Delta V_{CC}(t) \cdot X(t)$ infinitesimo di II ordine ⇒ trascurabile)

Caso capacitivo / induttivo: $v_S(t) \simeq \frac{V_{A0} + \Delta V_A(t)}{2}(1 + Kx(t))\cos(2\pi f_c t) \rightarrow \frac{\Delta V_A(t)}{2}\cos(2\pi f_c t)$ è una modulazione AM spuria

Dunque il metodo ponte cancella bene le variazioni spurie che interessano in ugual modo i sensori ma non cancella eventuali variazioni spurie sull'alimentazione

SCHEMA DI ACQUISIZIONE A PONTE INTERO DI IMPEDENZE



Due sensori doppi montati opposti. L'informazione utile è contenuta nella differenza. L'interferenza termina si annullerà grazie ai singoli sensori doppi, ed essendo entrambi i rami allo stesso tensione $\dot{V}_{id}(t) = \dot{V}_{i1}(t) - \dot{V}_{i2}(t)$, il contributo spurio della V_A si annullerà:

$\dot{V}_{id} = \dot{V}_{i1} - \dot{V}_{i2} = \frac{\dot{V}_A}{2}(1 - Kx(t)) - \frac{\dot{V}_A}{2}(1 + Kx(t)) = \dot{V}_A Kx(t)$ ← rimane solo il termine utile, che si amplifica poi tramite amplificatore differenziale

Per sensori resistivi: $V_{id}(t) \simeq V_{cc} \cdot K \cdot x(t)$ (DC offset = 0)
Per sensori capacitivi/induttivi: $V_{id}(t) \simeq V_A Kx(t)\cos(2\pi f_c t)$ ← stessa portante comune (AM-SC)

Affinché l'interferenza si presenti come puro modo comune, sensori, cavi e amplificatore devono essere perfettamente bilanciati.

Catena di acquisizione completa:



DEMODULAZIONE E MODULAZIONE CON PORTANTI IMPULSIVE

TIPI DI MODULAZIONE CON PORTANTE IMPULSIVA



PAM: pulse amplitude modulation
PPM: pulse position modulation
PFM: pulse frequency modulation
PWM: pulse width modulation





DEMODULAZIONE

Può essere sincrona (il demodulatore ha un ingresso apposta per la portante) o asincrona (non ce l'ha)

ESEMPIO DI DEMODULATORE ASINCRONO

Si può utilizzare il rilevatore di picco, usato anche per la conversione AC→DC, come demodulatore AM.







Bisogna dimensionare opportunamente RC:
- se è troppo basso, $V_o(t)$ è troppo seghettato.
- se è troppo alto, si rischia di perdere "l'aggancio al segnale".





SVANTAGGI:



- Richiede sempre la portante (envelope ≠ segnale, senza portante la cresta non rappresenta $x(t)$) ⇒ non compatibili con segnali SC
- Si scarica dalla soglia del diodo (sopratutto per piccole ampiezze)
- Se l'ampiezza di $x(t)$ non è costantemente più grande di quella della portante bisogna abbassare RC per inseguire fedelmente, ma abbassare RC crea distorsione.

DEMODULAZIONE AM SINCRONA

I demodulatori sincroni fanno uso di un componente elettronico non lineare detto MIXER, che svolge l'operazione prodotto.



$v_{AM}^{SC}(t) = V_c \cdot K\, x(t) \cdot \cos(2\pi f_c t)$ ← segnale (es. uscente dal ponte intero)

$v_c(t) = V_c \cdot \cos(2\pi f_c t)$ ← portante

Il mixer fa $v_{AM} \cdot v_c \Rightarrow v(t) = V_c^2 K\, x(t) \cos(2\pi f_c t) \cos(2\pi f_c t)$

proprietà coseno $\Rightarrow \frac{V_c^2 K\, x(t)}{2} + \frac{V_c^2 K\, x(t)}{2} \cos(2\pi 2 f_c t)$

termine utile in banda base ↓ ↑ modulazione AM-SC

Viene tenuto solo questo dal filtro passo basso



DEMODULAZIONE PM SINCRONA



Con lo stesso circuito ma sfasando la "portante di confronto" di 90° si può ottenere demodulazione di fase:

$v_{PM}(t) = V_c \cdot \cos(2\pi f_c t + \Delta\varphi(t))$ | $v_c(t + \frac{T}{4}) = V_c \cdot \cos(2\pi f_c t + \frac{\pi}{2})$ ↑ mixer

$\Rightarrow v(t) = V_c^2 \cos(2\pi f_c t + \Delta\varphi(t)) \cos(2\pi f_c t + \frac{\pi}{2})$

proprietà coseno $\Rightarrow v(t) = \frac{V_c^2}{2} \cos(\Delta\varphi(t) - \frac{\pi}{2}) + \frac{V_c^2}{2} \cos(2\pi 2 f_c t + \Delta\varphi(t) + \frac{\pi}{2})$ → eliminato dal passa basso (se $f_c = f_c$)

post-passo-basso $\Rightarrow v_{BB}(t) = \frac{V_c^2}{2} \cos(\Delta\varphi(t) - \frac{\pi}{2}) = \frac{V_c^2}{2} \sin(\Delta\varphi(t)) \simeq \frac{V_c^2}{2} \Delta\varphi(t)$

DEMODULAZIONE AM CON PORTANTE IMPULSIVA

Lo schema visto per la demodulazione AM sincrona vale anche se in ingresso al MIXER imponga una portante impulsiva (a frequenza f_c): (se ora $v_c(t) = m(t)$)



Serie di Fourier: $m(t) = M_0 + M_1 \cdot \cos(2\pi f_c t) + \sum_{K=2}^{\infty} M_K \cos(2\pi K f_c t)$

Il MIXER produce: $v(t) = m(t) \cdot v_{AM}^{SC}(t) = M_0 \cdot v_{AM}^{SC}(t) + M_1 v_{AM}^{SC}(t) \cos(2\pi f_c t) + \sum_{K=2}^{\infty} M_K v_{AM}^{SC}(t) \cos(2\pi K f_c t)$

nulla se $m(t)$ è a valor medio nullo ($M_0 = 0$) → da qui posso il termine utile → possono essere filtrate

La portante impulsiva può essere inoltre ricavata a partire dal segnale modulato AM (es. con un comparatore) → poi si può mettere nel MIXER



$m(t) = \begin{cases} V_H & \text{se } v_{AM} > 0 \\ V_L & \text{se } v_{AM} < 0 \end{cases}$

MIXER SWITCHING

Il prodotto tra un segnale modulato v_{AM}^{SC} e una portante impulsiva $m(t)$ è facilmente realizzabile in due versioni:



es. Versione 1:

$m(t) = 0 \Rightarrow \bar{m}(t) = 1 \Rightarrow$ switch ON $\Rightarrow V(t) = 0V$ (collegamento a GND)

$m(t) = 1 \Rightarrow \bar{m}(t) = 0 \Rightarrow$ switch OFF $\Rightarrow V(t) = v_{AM}(t) \cdot m(t) = v_{AM}(t)$

(nota: switching perché non si ha perdita di potenza)

Usando un MOSFET:



SWITCH OFF ($m(t) = 1$) $\Rightarrow V_0(t) = \frac{R_L}{R + R_L} v_{AM}^{SC}(t) \rightarrow \sim v_{AM}^{SC}(t)$ se $R \ll R_L$

SWITCH ON: ($m(t) = 0$) $\Rightarrow V_0(t) = \frac{R_{ON}(V_H)}{R_L + R_{ON}(V_H)} v_{AM}^{SC}(t) \rightarrow \sim 0$ se $R_{ON}(V_H) \ll R$

($R_{ON}(V_H)$ = resistenza equivalente il MOSFET ON)

$\Rightarrow$ Quindi per avere il comportamento ideale da switch come descritto sopra serve: $R_{ON}(V_H) \ll R \ll R_L$

MODULAZIONE PWM



In parte già vista, molto usata nell'elettronica di potenza perché si adatta bene al circuito switching visto sopra $\Rightarrow$ no dissipazione di potenza. Questo perché la modulazione PWM assegna $x(t)$ a "tempo ON" e "tempo OFF", quindi è perfetto per chiudere e aprire il MOSFET.

Come già visto un modulatore PWM analogico è ottenibile come comparatore di tensione con ingressi il segnale e un'onda triangolare





$\Rightarrow$



MODULATORE PWM DIGITALE





Si crea un'onda "triangolare" a N bit tramite un contatore azionato da $m(t)$. Detto T_0 il periodo di $m(t)$, il periodo dell'onda è $T_{TR} \equiv T_{PWM} = N \cdot T_0$ (e frequenza $f_{PWM} = \frac{f_0}{N}$)





Se a un generico istante $T(t)$ ho un valore $m \cdot \Delta V < V_S < (m+1) \cdot \Delta V$, allora $\tilde{W}(T) = (m+1)\,T_0$, quindi (approssimando)

$$\tilde{D}(t) = \frac{\tilde{W}(t)}{T_{TR}} = \frac{(m+1)\,T_0}{N \cdot T_0} = \frac{m+1}{N}$$

(approssimato)

Approssimando ancora V_S per eccesso, $\tilde{V}_S(t) = (m+1)\,\Delta V$, $V_{TR,pp} = N\Delta V$

$$\Rightarrow \tilde{D}(t) = \frac{m+1}{N} = \frac{\tilde{V}_S(t)}{V_{TR,pp}}$$

DEMODULAZIONE PWM

Come già visto per demodulare un segnale PWM è sufficiente estrarne il valor medio "a finestra mobile" cioè tramite un filtro LC, come fatto nel BUCK Converter.



Osservazione: in generale maggiore è la frequenza di commutazione degli interruttori (mosfet ~ 100 KHz, GaN ~ MHz) meglio è. Nota però che nei circuiti digitali, maggiore è N (n° di bit) più accurata è l'informazione, ma maggiore è il periodo dell'onda "triangolare" e quindi più basso è la frequenza. C'è sempre un compromesso.

DEMODULAZIONE DI FASE (PDM/PPM $\Rightarrow$ PWM)



Viene mappato il ritardo degli impulsi dal segnale PPM

DEMODULAZIONE FM/PPM



In questo caso l'informazione è rappresentata da "quanti impulsi ci sono per unità di tempo", quello che devo fare è quindi contare gli impulsi. Un contatore azionato il tempo temporale in cui faccio la misurazione (T_{M_1}) e un altro contatore conta in tale lasso quanti impulsi arrivano.

INTRODUZIONE

SEGNALE DIGITALE: Segnale tempo e valori discreto
FAMIGLIA LOGICA: particolare modo di implementare (Hardware) componenti logici. Es. CMOS (porta base: NOT)
PROCESSO FOTOLITOGRAFICO: processo industriale di fabbricazione dei chip su wafer

PROPRIETÀ DEI CIRCUITI LOGICI

L'invertitore è il circuito logico digitale elementare

Input	Output
0	1
1	0



VTC (Voltage Transfer Characteristic)

Funzione che rappresenta il legame tensione di ingresso – tensione di uscita in assenza di effetti reattivi

VTC invertitore ideale:



$V_i \in \{0 \div V_{TL}\} \Rightarrow V_o = V_{DD}$
$V_i \in \{V_{TL} \div V_{DD}\} \Rightarrow V_o = 0V$

VTC INVERTITORE REALE



LIVELLI LOGICI NOMINALI



Si dicono tali le tensioni V_{OL} e V_{OH} t.c.
$f(f(V_{OL})) = V_{OL}$ e $f(f(V_{OH})) = V_{OH}$

SWING LOGICO

$SW = V_{OH} - V_{OL}$

MARGINE DI (IMMUNITÀ AI DISTURBI (NOISE MARGIN)

$NM_H = V_{OH} - V_{IH}$, $NM_L = V_{OL} - V_{IL}$
$NM = \min\{NM_H, NM_L\}$

V_{IL} rappresenta quanto più alto può essere l'ingresso rispetto al valore basso di uscita (es. $V_{OL} = 0V$, $V_{IL} = 0.2V \Rightarrow$ un ingresso di 0.1V verrà interpretato come 0).
Duale per V_{OH} e V_{IH}.
La regione tra V_{IL} e V_{IH} è detta regione proibita

Convenzionalmente V_{IL} e V_{IH} sono i punti in cui la VTC ($V_i \to V_o$) ha derivata $= -1$ (dove $\frac{dV_O}{dV_I} = -1$).

SOGLIA LOGICA

È quell'unico V per cui vale $f(V_{TL}) = V_{TL}$ (per cui $V_o = V_i$)



PROPRIETÀ RIGENERATIVA

Rappresenta la capacità di un gate di ricostruire il valore nominale a partire da un valore sporcato. Matematicamente, il gate deve avere $\left|\frac{dV_O}{dV_I}\right| \leq 1$ per $V_I \leq V_{IL}$ e $V_I \geq V_{IH}$ e $\left|\frac{dV_O}{dV_I}\right| \geq 1$ per $V_{IL} \leq V_I \leq V_{IH}$. Graficamente, deve presentare una curva ~ piatta agli estremi e circa verticale al centro. Se ogni gate porta la V_O a valori più vicini a quelli nominali, una catena di N invertitori (N pari) porterà il segnale sporcato ~ a quello nominale.



FAN-IN E FAN-OUT

n° di ingressi e n° di uscite collegate a una porta digitale. In logica CMOS queste impattano sulle proprietà dinamiche.

COMPORTAMENTO DINAMICO

(t_p = propagation time, tempo che intercorre tra commutazione ingresso e commutazione uscita)



$t_{p,HL}$: tempo impiegato dall'uscita per passare da H→L (escursione da H → 50%, in quanto il 50% è la soglia di commutazione)
$t_{p,LH}$: tempo impiegato dall'uscita per passare da L→H (stesso discorso)
t_r: rise time (10 → 90% del valore in L→H)
t_f: fall-time (10 → 90% del valore in H→L)
t_p è dovuto principalmente agli effetti reattivi del circuito.

Il t_p di una porta è $t_p = \frac{t_{p,LH} + t_{pH,L}}{2}$

In un circuito RC,
$t_{50\%} = 0.69\,\tau$
$t_{10\text{-}90\%} = 2.2\,\tau$
(con τ da $e^{-t/\tau}$ del condensatore ($\tau = RC$))

OSCILLATORE AD ANNELLO



Modo standard di misurare il t_p di un gate. Il t_p ricavato serve solo a confrontare diverse realizzazioni, quando messo in un circuito il t_p reale è molto diverso.

CONSUMO DI POTENZA

$E = \int_{t_i}^{t_2} P(t)\,dt$. In regime periodico $E_i + E_0 + E_{DD} + E_r + Q = 0$. In un circuito digitale $E_i = 0, E_0 = 0, E_r = 0$ in regime periodico.

(energia scambiata con l'ingresso; en. scambiata con l'uscita; energia dissipata; calore; l'alimentazione; energia nei componenti reattivi)

Per cui $-E_{DD} = Q$: in un circuito digitale tutta la potenza assorbita dall'alimentazione è dissipata sotto forma di calore. Quanto i circ. digitali devono assorbire meno potenza possibile.

POTENZA STATICA: assorbita dall'alimentazione quando l'uscita è stabile permanente a livello logico alto o basso. È dovuta a un percorso diretto alimentazione → GND.

POTENZA DINAMICA: assorbita dall'alimentazione quando l'uscita commuta. È proporzionale alla frequenza di commutazione del circuito.

Vediamo come realizzare idealmente (con switch ideale) un invertitore

INVERTITORE IN LOGICA POSITIVA

(nota: logica positiva da invertitore, nel senso che ci aspetto $V_i = 0 \to V_o = 1$, $V_i = 1 \to V_o = 0$)

1. Switch - ON ⇒ $V_o = V_{DD} \cdot \frac{R_{ON}}{R + R_{ON}}$ ($V_i = V_{DD}$) — $R_{ON} \ll R$, $V_o \sim 0V$ ⇒ $V_{OH} \neq V_{DD}$
2. Switch - off ⇒ $V_o = V_{DD} = V_{OL}$ ($V_i = 0V$) ⇒ nota: svantaggio: V_o non è 0V

INVERTITORE IN LOGICA COMPLEMENTARE



1. $V_i = V_{DD}$ ⇒ P OFF, N ON ⇒ $V_o = 0V$ ⇒ $V_{OL} = 0$, $V_{OH} = V_{DD}$
2. $V_i = 0V$ ⇒ P ON, N OFF ⇒ $V_o = V_{DD}$

E E t_p IN LOGICA COMPLEMENTARE



→ L → H



$t_{pLH} = 0.69 \cdot R_{pu} C_L$

$E_{LH} = V_{DD}^2 \cdot C_L$

pu = pull-up

pd = pull-down

→ H → L



$t_{pHL} = 0.69 \cdot R_{pd} \cdot C_L$

$E_{HL} = 0$

Nota: in L → H viene assorbita $E = C_L V_{DD}^2$ dall'alimentazione, di cui metà viene assorbita dal commutatore ($\frac{1}{2} C_L V_{DD}^2$).
in H → L non viene assorbita E dall'alimentatore ma il commutatore si scarica. Quindi:

- effettivamente in regime periodico (L→H + H→L) tutta l'energia viene dissipata sotto forma di calore, involve la
P_D (potenza dinamica) è la stessa in entrambi: i fronti: $P_D = f \cdot C_L \cdot V_{DD}^2$. Posso abbassarla in 3 modi:
  - ridurre f (ma riduco la velocità)
  - ridurre V_{DD} (ma riduco il Noise - Margin)
  - ridurre C_L (ma devo rimpicciolire i transistor)

Si noti: invece che in logica complementare non c'è potenza statica (a regime non c'è commutazione tra alimentazione e GND):



Viceversa in logica positiva c'è potenza statica quando $V_i = V_{DD}$:



PRODOTTO CONSUMO - RITARDO (PDP)

Serve a descrivere l'efficienza di una tecnologia. Nel caso di logica complementare (CMOS), $PDP = f \cdot C_L \cdot V_{DD}^2 \cdot t_p$

REALIZZAZIONE DEGLI INVERTITORI TRAMITE MOSFET

INVERTITORE NMOS CON CARICO RESISTIVO

È una realizzazione della logica positiva che usa un NMOS come switch
$V_i = V_{GS}$ e $V_o = V_{DS}$



Determiniamo la VTC.

Il MOSFET opera in 3 regioni:

$V_I \leq V_{TN} \Rightarrow$ OFF $\rightarrow I_D = 0$

$V_O < V_I - V_{TN} \Rightarrow$ TRIODO $\rightarrow I_D = \beta_n \cdot [(V_I - V_{TN}) \cdot V_O - \frac{V_O^2}{2}]$

$V_O \geq V_I - V_{TN} \Rightarrow$ SATURAZIONE $\rightarrow I_D = \frac{\beta_n}{2} (V_I - V_{TN})^2$



Sulla resistenza inversa (pull-up):

$I = \frac{V_{DD} - V_O}{R_D}$

Unendo le due:

- Per $V_I \leq V_{TN}$ (OFF) $\Rightarrow I = 0 \Rightarrow V_O = V_{DD}$
- Per $V_I \geq V_{TN}$ in zona SAT $\Rightarrow I_D = \frac{\beta_n}{2} (V_I - V_{TN})^2 \Rightarrow V_O = V_{DD} - R_D \frac{\beta_n}{2} (V_I - V_{TN})^2$
- Per $V_I \geq V_{TN}$ in zona TRIODO $\Rightarrow I = \frac{2}{\beta_n} \cdot [(V_I - V_{TN}) \cdot V_O - \frac{V_O^2}{2}] \Rightarrow V_O = V_{DD} - R_D \beta_n ((V_I - V_{TN}) \cdot V_O - \frac{V_O^2}{2})$

Graficando



→ Asimmetrico

→ $f(V_{DD}) = V_{DD}$ $(\neq 0)$

A causa dell'asimmetria, $t_{PHL} \neq t_{PLH}$ e $t_F \neq t_R$.

$$V_{OH} = V_{DD} \qquad V_{OL} = \frac{V_{DD}}{1 + R_D \beta_n (V_{DD} - V_{Tn})}$$

$$V_{IL} = V_{Tn} + \frac{1}{R_D \beta_n} \qquad V_{IH} = V_{Tn} + 1.63 \sqrt{\frac{V_{DD}}{R_D \beta_n}} - \frac{1}{R_D \beta_n}$$

$$V_{TL} = V_{Tn} - \frac{1}{R_D \beta_n} + \sqrt{\left(\frac{1}{R_D \beta_n}\right)^2 + \frac{2(V_{DD} - V_{Tn})}{R_D \beta_n}}$$

→ Logica non ratiolessa: V_{OL} dipende dalle caratteristiche dei NMOS (da V_{TN} e β_n)

INVERTITORE CMOS

CMOS = complementary MOSFET (in logica complementare).



$V_I = V_{GS_n} = V_{DD} - V_{GSp}$ e $V_O = V_{DSn} = V_{DD} - V_{DSp}$

Regioni operative di NMOS e PMOS

$V_I \leq V_{Tn} \rightarrow$ NMOS off
$V_O \leq V_I - V_{Tn} \rightarrow$ NMOS triodo
$V_O \geq V_I - V_{Tn} \rightarrow$ NMOS saturazione

$V_I \geq V_{DD} - |V_{Tp}| \rightarrow$ PMOS off
$V_O \geq V_I + |V_{Tp}| \rightarrow$ PMOS triodo
$V_O \leq V_I + |V_{Tp}| \rightarrow$ PMOS saturazione



Delle 9 possibili zone solo 5 sono quelle che si possono "verificare"

Per graficare la VTC troviamo tutti i punti di intersezione tra le due caratteristiche (nel NMOS in logica positiva trovo le intersezioni retta di carico → caratteristica DC NMOS, qui è caratteristica DC NMOS – CARATTERISTICA DC PMOS a partire da V_I al variare di V_I)



Supponendo $\beta_p = \beta_n$ e $V_{TN} = |V_{TP}|$



→ Simmetria perfetta

→ $V_{OH} = V_{DD}$ e $V_{OL} = 0$

$$V_{TL} = \frac{V_{DD}}{2}; \quad V_{IL} = \frac{3V_{DD} + 2V_T}{8}; \quad V_{IH} = \frac{5V_{DD} - 2V_T}{8};$$

Note:

- $\beta_n = \beta_p$ richiede di avere dei PMOS 2-4 volte più larghi (W) del NMOS (a parità di L)
- Logica "Ratioless": V_{OH} e V_{OL} non dipendono dalle caratteristiche di transistor
- Idealmente NMOS e PMOS non sono mai accesi insieme ⇒ no potenza statica

TEMPI DI PROPAGAZIONE





H→L ⇒ l'NMOS si comporta da resistore "R_n"

L→H ⇒ il PMOS si comporta da resistore "R_p"

EFFETTI DI UN PMOS/NMOS FORTE/DEBOLE SULLA SOGLIA LOGICA:



Supponiamo in ingresso un gradino infinitamente ripido:



Si ottiene (...):

$t_{pHL} = \frac{\alpha_n \cdot C_L}{\beta_n \cdot V_{DD}}$ con $\alpha_n = \frac{2}{\frac{7}{4} - \frac{3V_{TN}}{V_{DD}} + \left(\frac{V_{TN}}{V_{DD}}\right)^2}$ ← scarica (attraverso l'NMOS)

$t_{pLH} = \frac{\alpha_p \cdot C_L}{\beta_p \cdot V_{DD}}$ con $\alpha_p = \frac{2}{\frac{7}{4} - \frac{3|V_{TP}|}{V_{DD}} + \left(\frac{V_{TP}}{V_{DD}}\right)^2}$ ← carica (attraverso il PMOS)

Approssimando però, descrivendo i MOSFET nelle due fasi come resistori equivalenti R_n e R_p, abbiamo che

$t_p = \frac{t_{pHL} + t_{pLH}}{2} = 0.69 \cdot C_L \cdot \frac{R_n + R_p}{2}$ con $R_n = \frac{R_n'}{\left(W/L\right)_n}$ $R_p = \frac{R_p'}{\left(W/L\right)_p}$ (R_n' e R_p' rappresentano la dipendenza da tutte le altre grandezze (V_T, V_{DD}, ...))

Per ridurre t_p possiamo quindi alzare W o abbassare C_L.

STIMA DELLA CAPACITÀ DI CARICO C_L

Finora si è rappresentato con C_L l'effetto di tutte le capacità incidenti sull'uscita. Andando a scomporre, sull'uscita di un gate CMOS incidono:

- le capacità dei transistor del gate
- la capacità dell'utente
- le capacità delle porte connesse all'uscita (altri gate)





In pratica C_{SB} non c'è se S e B sono cortocircuitati e a quel punto $C_{GS} = C_{GB} \cdot C_{GS}$ non influisce sull'uscita per cui si rimane con C_{GD} e C_{DB}.

C_{DB} del PMOS è tra V_{DD} e V_O ⇒

C_{DB} del NMOS è tra massa e V_O ⇒



L'uscita va a pilotare il gate G della porta successiva ⇒



→ necessità di avere sempre $C_{GDn} + C_{GDp}$ a massa o a GND

"1" perché consideriamo la I inverso opposto di I di Miller



$+ 2\left(C_{GDp} + C_{GDN}\right)$

← Siccome l'invertitore ha $A_V = -1$, $C_{eq} = C_{GDp} + C_{GDN}\left(-1-1\right)$ $= -2\left(C_{GDp} + C_{GDN}\right)$

Teorema di Miller



⇒ $C_L = \underline{2\,C_{GDp}} + \underline{2\,C_{GDN}} + \underline{C_{DBp}} + \underline{C_{DBN}} + \underline{C_W} + \underline{C_{GP}} + \underline{C_{GN}} = C_{INT} + C_{EXT}$ (intrinseca / estrinseca)

C_{INT} scala se ridimensioniamo i transistor. Essendo $\beta_n = \beta_p$ e PMOS 2÷4 NMOS ⇒ il PMOS incide di più sulla C_L

C_{EXT} scala con il fan-out (più porte collego peggio è) e modificando il cavo ($C_W = C$ wire)

Nota: scegliendo $\beta_p = \beta_n$, $R_p = R_N$ otteniamo $t_{pLH} = t_{pHL}$, ma non è la scelta che minimizza t_p. Esiste un rapporto $K = \frac{\beta_p}{\beta_n}$ per cui t_p viene minimo. Questo perché se aumento β_p → aumento W_p → aumento C_W ma cala R_p → complessivamente cala t_p.

(molto) (bene)

Inoltre t_p si può riscrivere come $t_p = 0.69 \cdot R_{REF} \cdot C_{INT,REF} \cdot \left(1 + \frac{C_{EXT}}{S \cdot C_{INT,REF}}\right)$: se faccio transistor più grandi R_{REF} cala. Per $S \to \infty$ (transistor enormi) $t_p \to t_{p0}$ (t_p minimo) e il carico non ha più impatto $\left(\frac{C_{EXT}}{S \cdot C_{INT,REF}} \to 0\right)$.

Possiamo dunque generalizzare dicendo che t_p di un inverter è $t_p = t_{p0} \cdot \left(1 + \frac{C_L}{C_{INT}}\right)$ (ritardo minimo; capacità di carico; capacità interna)

DIMENSIONAMENTO DI UNA CATENA DI INVERTER

Spesso l'inverter deve pilotare una capacità di carico molto elevata (es. un PAD). Verrebbe quindi da dire che basta porre in uscita un inverter molto grande, in modo che C_{INT} aumenti e $t_p = t_{p0}\left(1 + \frac{C_L}{C_{INT}}\right) \to t_{p0}$. Il problema è che la C_{INT} dell'inverter di uscita è la C_L dell'inverter che viene prima di lui nella catena: lui vedrà una C_L enorme e avrà t_p alto.

(comprende anche C_L, che)

Per risolvere il problema creiamo una catena di inverter via via più grandi.

Ciò è $C_{INT} = \gamma \cdot C_G$ (comprende C_G, anche se spesso $\gamma \sim 1$ perché C_G è la capacità più importante).

$\Rightarrow t_p = t_{p0}\left(1 + \frac{C_{EXT}}{\gamma C_G}\right) = t_{p0}\left(1 + \frac{f}{\gamma}\right)$ con f detto "fan-out effettivo".



$t_{p1} = t_{p0}\left(1 + \frac{C_{EXT}}{\gamma C_G}\right) = t_{p0}\left(1 + \frac{C_{G2}}{\gamma C_{G1}}\right) = t_{p0}\left(1 + \frac{f_1}{\gamma}\right)$

$f_1 = \dots = f_N = 3$



Quindi $t_{p\,TOT} = \Sigma t_{p0}\left(1 + \frac{f}{\gamma}\right)$. Si può dimostrare che il dimensionamento ottimale è $f_1 = \dots = f_N = 2 \div 3$

POTENZA STATICA CMOS



Idealmente il CMOS non ha alcun consumo di potenza statica (NMOS e PMOS mai chiusi insieme).
In pratica $P_S = I_{LEAK} \cdot V_{DD}$ $\Rightarrow$ ridurre abbassando V_{DD} o aumentando la V_T dei transistor

POTENZA DINAMICA CMOS

Come accennato, in logica complementare si ha $P_D = C_L \cdot V_{DD}^2$ complessivamente ($\frac{1}{2} C_L V_{DD}^2$ sul PMOS in fase L→H, provenienti dalla alimentazione, e $\frac{1}{2} C_L V_{DD}^2$ sul NMOS durante la scarica (H→L)).
Il modo più importante per diminuire P_D è chiaramente abbassare V_{DD} (termine quadratico)



Inoltre, siccome l'ingresso non è un unico gradino perfetto, per un certo istante PMOS e NMOS sono accesi contemporaneamente, causando un ulteriore contributo alla potenza dinamica

PORTE LOGICHE CMOS STATICHE

La logica statica CMOS calcola e mantiene i valori logici usando alimentazione e GND. La logica dinamica invece calcola e mantiene i valori logici usando i condensatori.

LOGICA STATICA CMOS

È l'approccio più diffuso per realizzare reti combinatorie.
Le porte logiche CMOS hanno la seguente struttura:



Sono costituite da due reti: una di pull-up, fatta di N PMOS e una di pull-down, fatta da N NMOS, dove N è il numero di ingressi della rete. La rete di pull-up si occupa di portare l'uscita L→H, quella di pull-down H→L.
La logica con cui queste reti si attivano è determinata dalla funzione logica da implementare.

Per la PU vengono usati PMOS perché vanno come un "uno forte"



Per la PD vengono usati NMOS perché vanno come uno "zero forte"



Ricorda che: PMOS 0 → ON → portano a V_{DD} V_{DD} → OFF
NMOS 0 → OFF V_{DD} → ON → portano a GND

NAND E NOR IN LOGICA CMOS STATICA



SINTESI DELLE RETI PU E PD

Sia Y la funzione da implementare. (es. $Y = \overline{D + A \cdot (B+C)}$)
PD può essere rappresentata come $\bar{Y}$ con ingressi in forma vera (es. $\bar{Y} = D + A \cdot (B+C)$)
PU può essere rappresentata come Y con ingressi in forma negata (es. $Y = \bar{D} \cdot (\bar{A} + \bar{B} \cdot \bar{C})$)
Tali relazioni si ottengono tramite i th. di De Morgan ($\overline{A+B} = \bar{A} \cdot \bar{B}$, $\overline{A \cdot B} = \bar{A} + \bar{B}$).
Poi in entrambi le reti: i + corrispondono a un parallelo e i · a una serie. Nota che la PU è uguale alla PD ma con serie

e parallelo invertiti.

PROPRIETÀ STATICHE PORTE CMOS

- idealmente non presentano consumo statico
- effetto Body nei transistor: le serie di MOSFET fanno sì che il source di alcuni non sia a GND, rivelandosi quindi in una tensione di soglia più alta

PROPRIETÀ DINAMICHE PORTE CMOS

- essendo che il no di transistor attivi dipende dalla configurazione degli ingressi, il tempo di propagazione t_p è variabile. Vediamo che una serie di MOSFET ha una $R_{eq} = R_1 + \dots + R_N = \frac{const}{(W/L)_1} + \dots + \frac{const}{(W/L)_N}$ mentre un parallelo ha $R_{eq,par} = \frac{(W/L)_1 + \dots + (W/L)_N}{const}$
  I transistor in serie oppongono più resistenza. Per considerare t_p del circuito si guarda il ramo con la R_{eq} maggiore, ovvero la serie più lunga.
  Su tale ramo bisogna inoltre considerare le capacità, e il ritardo di Elmore dà una approssimazione del τ totale (da usare poi in $t_p = 0.69 \cdot \tau$):



DIMENSIONAMENTO DEI TRANSISTOR

- L va scelta il più piccola possibile
- W va invece dimensionata. Siamo $p = (W/L)_p$ e $n = (W/L)_n$ le dimensioni di un invertitore p e n di riferimento. Affinché una serie sia veloce quanto l'invertitore di base, ogni transistor della serie da k transistor deve essere k volte se stesso.



NOR: 4 pMOS in serie → ognuno deve essere grande $4 \cdot p$
NAND: 4 nMOS in serie → ognuno deve essere grande $4 \cdot n$
Se invece il segnale attraverso un solo ramo del parallelo, è ottimale che siano tutti grandi quanto l'inverter di riferimento.
Nota che siccome per garantire $\beta_n = \beta_p$ i pMOS devono essere 2÷4 nMOS, il NAND occupa molta meno area del NOR e ha una C_L ridotta.

Siccome aumentare W per diminuire la resistenza fa sì che la capacità aumenti, poiché tanti ingressi hanno alta capacità. Per questo spesso si scompongono in sottoporte più semplici.

PORTE LOGICHE STATICHE NON-CMOS

LOGICA PSEUDO NMOS

Logica simile a quella a carico resistivo ma con un carico attivo sempre ON al posto della resistenza (perché quest'ultima è probabilmente difficile da miniaturizzare). Consumano potenza statica e ha $V_{OL} \neq 0$. La rete di PD è identica alla logica CMOS.



INVERTITORE PSEUDO-NMOS



Il carico attivo è un NMOS sempre ON (connesso a GND)



Carico NMOS di arricchimento



NMOS a svuotamento connesso come carico attivo



Se la PD è chiusa ⇒ V_O scende a V_{TP} (non a 0)

→ Vedremo prevalentemente questa realizzazione

DCVSL (DIFFERENTIAL CASCODE VOLTAGE SWITCH LOGIC)

Configurazione pseudo-NMOS con il vantaggio di eliminare il consumo statico e avere swing rail-to-rail ($V_{OL} = 0V$).
Necessità di ingressi differenziali.
Servita la retroazione per spegnere la rete di PU quando non è richiesta.



LOGICA TRISTATE (THREE-STATE)

Le reti di push-pull sono in generale ottime ma non possono essere connesse contemporaneamente a uno stesso BUS senza causare malfunzionamenti.



Non è una logica a tre livelli di tensione ma a 2 (H e L) + uno stato di circuito aperto. L'ingresso di EN discriminano se la rete si deve comportare da push-pull (EN=1) o da circuito aperto (EN=0).

Quando EN=0 il BUS può essere comandato da altre parte.





Volendo un doppio Buffer Tristate può essere usato per pilotare in due direzioni un PAD di uscita



OPEN-COLLECTOR E OPEN-DRAIN



Precursore della logica tristate. La resistenza tira automaticamente a V_{DD} ma è molto lenta e poco forte. Quando anche solo un NMOS è chiuso l'uscita viene portata a 0V.

Svantaggio: L → H molto lenta

Vantaggio: si possono realizzare logiche direttamente sullo stesso filo



AND: se tutti gli ingressi sono a 1 allora si va a GND

OR: se almeno un ingresso è a 1 allora si va a GND

LOGICA A PASS-TRANSISTOR

Si usano MOS in serie e in parallelo, come la differenza che i segnali non vengono più applicati solo al Gate dei MOS ma anche al Drain/Source.



Vantaggi: usano poca area, basso consumo, veloci in alcune situazioni

Svantaggi: caratteristiche statiche e dinamiche proprie.

Esempio



← Non si possono mettere in cascata i pass-transistor commettendo D/S al G.

Svantaggi:

- NMOS e PMOS conducono 1/0 forti/deboli ⇒ il segnale si deteriora lungo la linea
- Effetto Body
- Consumo statico di potenza

Tuttavia il fatto che possiamo fruire da interconnessioni tra segnali e il fatto che alcune (tipo lo XOR) siano molto più semplici da realizzare fa sì che vengano usati spesso anche nei circuiti.

LOGICA A PASS-TRANSISTOR DIFFERENZIALE



Si usano segnali in forma vera e negata e uscite in forma vera e negata

Uscita e modi insieme sempre connessi a V_{DD} e GND.

LEVEL RESTORER

Corregge il problema dell'uno debole degli NMOS.



Supponiamo l'NMOS carichi il nodo X a $V_{DD}-V_{TN}$ (1 debole). È comunque sufficiente a far commutare una CMOS, che genera 0. Grazie al level restorer lo 0 torna in FB nel PMOS Level Restorer, che commuta facendo passare V_{DD} e portando quindi X a V_{DD}

Una altro modo sarebbe usare transistor a soglia multipla.

Una soluzione più pulita è il gate di trasmissione CMOS

GATE DI TRASMISSIONE CMOS



simbolo circuitale

C=0 ⇒ PMOS OFF, NMOS OFF ⇒ non passa niente

C=1 ⇒ PMOS ON, NMOS ON ⇒ se X=0 l'NMOS tira di più ⇒ 0 forte

⇒ se X=1 il PMOS tira di più ⇒ 1 forte



nel momento in cui sono entrambi chiusi, la resistenza vista è $R_{ON} = R_N // R_P$ ed è praticamente ideale

Chiaramente il gate di trasmissione inizia anche un piccolo ritardo. Es.



usato per collegare due inverter tra di loro. Per ritardi di Elmore

$$t_{pLH} = 0.69 \cdot [R_{p1}(C_{O1} + C_{TG1}) + (R_{p1} + R_{TG})(C_{I2} + C_{TG2})]$$

Esempi:



LOGICA DINAMICA

→ Informazione memorizzata come carica su una capacità parassita.

STRUTTURA E FUNZIONAMENTO DI UNA PORTA DINAMICA



Presenza una sola rete (PD) di NMOS, e due transistor (PMOS e NMOS) controllati da un CLK.
Il funzionamento si articola in due fasi:
→ pre-carica: CLK=0 ⇒ PMOS ON ⇒ $V_O = V_{DD}$
→ valutazione: CLK=1 → NMOS ON ⇒ se la rete PD va ON (discriminando dagli ingressi) allora la capacità C_L si scarica a GND ($V_O \to 0$) altrimenti rimane $\sim V_O = V_{DD}$.

Si noti quindi che l'uscita è alta di default. L'NMOS aumenta la R di PD ($t_{pHL}\uparrow$) ma ricordo non c'è una rete di PU la capacità di uscita è minore e quindi si compensano.

Durante la valutazione gli ingressi possono solo passare da 0→1 (LH) e mai da 1→0 (HL), perché quest'ultimo richiederebbe di ricaricare V_O a V_{DD} durante la fase di valutazione, il che è impossibile visto che l'alimentazione è scollegata.

VANTAGGI
- PMOS e NMOS mai accesi insieme ⇒ no potenza statica
- Logica minore perché NMOS e PD non sono mai "attivi insieme" (vicino come vedremo)
- N ingressi: ⇒ N+2 transistor necessari (contro i 2N della logica CMOS statica)
- durante la valutazione l'uscita è di default alta → $t_{pLH} = 0$

PROBLEMI
- Anche se non viene accesa la PDN in fase di valutazione, C_L si scarica comunque (Leakage). La frequenza di CLK va fornita inevitabilmente sufficientemente alta in modo da non far sì che in valutazione V_O scenda per Leakage al valore logico basso.

SOLUZIONE: BLEEDER



Figure 6.58 S compensates

Se si è in valutazione ma PDN è spenta, allora il bleeder tiene carico il condensatore.
Se invece la PDN inizia a scaricare, il bleeder sta spento.

- Charge sharing: se parte della PDN, in fase di valutazione, si accende (non tutta), la V_O cala comunque: questo perché la parte di PDN attiva presenta una capacità C_X. Se C_X è grande l'uscita si abbassa di molto (es. se $C_L = C_X$, allora $V_O = \frac{V_{DD}}{2}$)

POSSIBILI SOLUZIONI
Aggiungere un bleeder o precaricare anche i nodi interni a V_{DD} (più complessità)

- Problema: non si possono connettere in cascata:



Nel momento di valutazione se il primo gate va a 0 allora anche l'altro scende a 0. Se poi l'altro dovesse fare 1→0 (es. scenario invertitore) non può (operazione proibita in logica dinamica).

SOLUZIONE: LOGICA DOMINO



Si aggiunge un invertitore CMOS statico dopo ogni gate dinamico.
Durante la valutazione, se X resta 1 → Y resta 0 ⇒ il PDN non attivo
⇒ X' resta alto. Se X scende a 0, Y va a 1 ⇒ secondo PDN attivo ⇒ X' = 0 ⇒ Y' = 1
(doppio invertitore)

Lo svantaggio principale resta che si può fare solo 0→1

ALTRA SOLUZIONE: np-CMOS



Si realizzano via logica dinamica con reti PD di NMOS (consentono 0→1) e reti PU di PMOS (consentono 1→0), poi reti della stessa famiglia si collegano tramite invertitori e reti di famiglie opposte in cascata "diretta" (senza invertitori).

RIASSUNTO DI TUTTI I TIPI DI RETE

- **CMOS Standard**
  - Semplici da progettare ed elevata immunità ai disturbi
  - $P_s = 0$ e possibilità di avere il $t_{pHL} = t_{pLH}$
  - Elevato FI (1 PMOS + 1 NMOS per ingresso) e occupazione di area
- **pseudo-NMOS**
  - Rimozione del pull-up PMOS controllato dall'ingresso
  - $P_s \neq 0$ e livello logico basso non ideale (o implementazioni complesse)
- **Pass-transistor e transfer-gate**
  - Circuiti semplici e ridotta occupazione di area
  - Utilizzate in applicazioni particolari
  - Usa un invertitore CMOS per ristabilire i livelli di segnale
- **Logiche dinamiche**
  - Ridotta occupazione di area ed elevata velocità
  - Minore immunità ai disturbi
  - $P_s = 0$
  - Non-idealità importanti
  - Necessità di clock e uscita non disponibile durante precarica
- **Three-state e open-collector**
  - Utilizzati per interfacciamenti con periferiche in applicazioni specifiche
  - Condivisione di un bus da parte di più uscite di circuiti logici

MEMORIE

- Circuito combinatorio: l'uscita dipende solo dagli ingressi all'istante considerato
- Circuito sequenziale: l'uscita dipende anche dallo stato precedente

La memoria realizzata tramite circuito può essere statica (la retroazione impone uno stato fisso) o dinamica (informazione immagazzinata nelle capacità che vanno periodicamente refreshate)

Acquisire: dati immagazzinati vicino a dove dovranno essere usati (piccoli e veloci)
Memorie: più grandi ma tempi di accesso più lunghi

MEMORIE STATICHE

LATCH CMOS



Circuito che lavora con due posizioni stabili. Quando entra un valore, il circuito lo porta e lo tiene al valore memorizzato più vicino

LATCH SR



S → set R → reset
Può essere realizzato o tramite NOR o tramite NAND.
S impostato a 1, R impostato a 0.
Se vanno entrambi 0 (o entrambi 1 in logica NAND) allora Q preserva il suo valore

LATCH D



Q = D quando il clock è 1
Rimane stabile durante il fronte di salita



FLIP-FLOP D



Circuito edge-triggered (campioniamo quando il clock sale a 1
CLK a 0 → master campiona D
CLK 0→1 nello slave entra D, viene memorizzato e Q = D
CLK 1 lo slave continua a campionare D che il master aveva memorizzato, il master non campiona

1→0 lo slave non campiona (Q resta = D), il master ri-inizia a campionare

Possibile implementazione in logica dinamica



TEMPORIZZAZIONE NEI FF-D



Tempi da rispettare:
L'ultimo campionamento di D deve avvenire t_{su} prima del fronte. Dopo la salita, deve essere costante per almeno t_{HOLD}.
È poi necessario un tempo t_{c-q} affinché l'uscita Q si stabilizzi al nuovo valore

MEMORIE A SEMICONDUTTORE

CLASSIFICAZIONE

- RWM (anche detta RAM): read and write, volatili → SRAM, DRAM
- ROM: read only, non volatile
- NVRWM: read and write, non volatili

ARCHITETTURA DI UNA MEMORIA

Una memoria è costituito da N "word" da M bit.



A livello concettuale, ogni bit è racchiuso in una cella. Una cella altro non è che un circuito in grado di immagazzinare un bit.
Per selezionare una tra N word servono $K = \log_2 N$ bit di indirizzo (es. 4 parole, 2 bit). Questi bit entrano in un decoder, che seleziona la word giusta.

Per memorie grandi si dividono i bit di indirizzo in selettori di riga e di colonna. La word line seleziona una riga, la bitline una cella di tale riga. Per memorie ancora più grandi, la matrice viene ulteriormente suddivisa in blocchi.



MEMORIE RAM

SRAM 6T

Mantiene il dato tramite alimentazione e quindi occupa abbastanza spazio.
La cella base di questo tipo di memoria ha 6 transistor.



È costituito da un latch CMOS che memorizza il bit e da due transistor di accesso. Inoltre è presente una doppia bitline.

LETTURA



Supponiamo il latch abbia memorizzato Q=1. BL e $\overline{BL}$ vengono precaricate a V_{DD}. Successivamente viene attivata la WL ⇒ M_1 e M_6 ON. M_2 e M_3 sono disattivati per via di Q=1.
A e B sono allo stesso potenziale ⇒ non scorre corrente su M_4-M_6.
Solo M_1-M_3 è attivo



⇒ $\overline{BL}$ si scarica un po' ($\overline{BL} = V_{DD} - \Delta V$) ⇒ il sense amplifier collegato a $\overline{BL}$ e BL copia questa differenza e la amplifica. $BL - \overline{BL} > 0$ può essere interpretato come 1. Nota: se V_{MAX} rimane minore della V_{TL} di M_1, la lettura non sporca la memoria e Q rimane =1

SCRITTURA



Assumiamo Q=1 e si voglia scrivere uno 0. BL viene precaricata a 0 e $\overline{BL}$ a V_{DD}.
M_4 e M_6 vanno dimensionati affinché possano portare $V_Q \leq V_{TL}$, e dunque imporre Q=0.
Il tempo di scrittura è più veloce di quello di lettura (non c'è da caricare nessuna capacità)

DRAM 1T



La capacità è aggiunta (non è parassita perché sarebbe troppo piccola).
C_S carica → 1 logico
C_S scarica → 0 logico
Affinché Q possa raggiungere V_{DD}, WL deve essere $V_{DD} + V_{TN}$ (doppio transistor).

LETTURA BL viene pre-caricata a $V_{DD}/2$. $C_{BL} \gg C_S$. Nel momento in cui WL viene accesa, se $V_Q = V_{DD}$ allora parte della carica di C_S si distribuisce su BL. Se $V_Q = 0$, parte della carica di BL va su Q. Un sense amplifier copia

questa variazione su BL è la interpreta come valore logico. La lettura influenza il valore di C_S, quindi dopo la lettura C_S va refreshata.

SCRITTURA Si impone BL = V_{DD} per scrivere 1 o BL=0 per scrivere 0.

CELLA DINAMICA 3T



3 MOS, scrittura tramite una linea e lettura tramite l'altra.
Vantaggio: lettura non distruttiva
Svantaggio: servono più transistor

MEMORIE ROM

Usate per memorizzare istruzioni che non verranno riscritte (es. BIOS).
Sono memorie che vengono costruite con celle "già fatte" (1 e 0 fissi) e sono non volatili nel senso che essendo fisse conoscono in automatico il valore logico giusto quando alimentate.
Vari modi per fare le celle:

CELLE ROM A DIODO



Vantaggi: semplici, compatte, veloci
Svantaggi: word line e bit-line non isolate

CELLE ROM MOS OR



CELLE ROM MOS NOR



CELLE ROM MOS NAND



ROM A PRECARICA



PROGRAMMAZIONE A MASCHERE

Al posto che riprogrammare ogni volta ogni cella, si crea una griglia di celle tutte uguali e poi si decide quale connettere.

PROM

Programmable ROM: ogni cella ha una connessione tramite fusibile. Per programmarla, si applica una certa corrente sulle celle che si vuole siano zeri, rompendo i fusibili. È ovviamente programmabile una sola volta.

NVRAM

Memorie non volatili e riscrivibili



Utilizziamo il floating gate per immagazzinare il dato.
Per leggerlo si applica una normale V_{GS}: se passa corrente allora vuol dire che il dato non c'è, altrimenti c'è.
Il processo di riscrittura può essere effettuato con varie tecniche (EPROM, EEPROM, FLASH).

CIRCUITI PERIFERICI DI MEMORIA

Sono ciò che sta attorno alla matrice di celle di memoria

DECODIFICATORE DI INDIRIZZO DI RIGA E DI COLONNA

Implementabili in logica statica o dinamica

SENSE AMPLIFIER

Circuito per rilevare e amplificare i dati provenienti dalle bit-line